Аналого-цифровой преобразователь

 

342296

О П И С А Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 28.VIII.1970 (№ 1472203/26-9) М, Кл. Н 03k 13/20

G 06j 3/00 с присоедине нием заявки №

Приоритет

Комитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 14.VI 1972. Бюллетень № 19

Дата опубликования описания 29Х1.1972

УДК 681.32 (088.8) Авторы изобретения П. М. Аникин, И. А. Бабанов, Э. Г. Баранова и Л..М. Лукьянов

Заявитель

11 . т т г1 тю ц

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЪ

Изобретение относится к импульсной гехнике.

Известен аналого-цифровой преобразователь, основанный на двухтактном интегрировании и содержит интегратор, выполненный на операционном усилителе с резистором на входе и конденсатором в цепи обратной связи, ключи для коммутации входного и эталонного напряжений, компаратор, счетчик и устройство управления.

Цель изобретения — повышение помехозащищенности с одновременным исключением влияния на точность преобразования как изменения частоты помехи, так и нестабильности частоты заполняющих импульсов. Достигается она тем, что предлагаемый преобразователь содержит устройство синхронизации, устройство формирования интервала первого такта интегрирования в виде, например, последовательно соединенных фильтра, усилителя переменного тока, дифференцирующей цепочки, схемы совпадения и пересчетной схемы, устройство коррекции первого такта интегрирования, состоящее из ячейки запоминания аналоговой величины со входным и выходным ключами, причем два выхода устройства синхронизации подключены к двум первым входам устройства управления, третий выход— ко входу схемы совпадения, входы устройства синхронизации подсоединены первый — к шине сигнала пуска, второй — к выходу дифференцирующей цепочки устройства формирования интервала первого такта интегрирования, входы фильтра которого подключены к земля5 ной и входной клеммам преобразователя.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — временные диаграммы его работы.

Измеряемый входной сигнал а (фиг. 2), со10 держащий наложенную на него помеху с некоторой частотой, поступает на клеммы 1 и 2.

В начальный момент ключ 8 закрыт. Напряжение б на выходе интегратора равно нулю.

Триггеры 4 — б устройства управления 7 — в

15 нулевом состоянии, т. е. с их выходов, подключенных ко входам схемы совпадения 8, выдаются сигналы высокого уровня. В .результате совпадения этих сигналов на вход инвертора 9 поступает высокое напряжение, которое

20 открывает его, и на выходе образуется нулевой потенциал. Этот потенциал поступает на входы схем совпадения 10, 11 и препятствует прохождению импульсов от одновибраторов

12, 18, т. е. генератор заполняющих импульсов

25 не вырабатывает. Ключ 14, а также ключи 15 и 1б устройства 17 коррекции первого такта интегрирования закрыты, С нулевого выхода триггера 18 устройства синхронизации 19 на вход формирователя 20 устройства управле30 ния 7 поступает сигнал высокого уровня, а с

342296 единичного выхода этого же триггера нулевой потенциал поступает на вход схемы совпадения 21 устройства 22 формирования интервала первого такта интегрирования и препятствует прохождению через него продифференцированных импульсов от дифференцирующей цепочки 28.

С выхода одновибратора 24 сигнал, равный нулю, поступает на вход схемы совпадения

25 устройства синхронизации 19 и на вход формирователя 2б устройства управления 7.

Поданный на клеммы 1 и 2 преобразователя измеряемый сигнал подводится к фильтру 27.

В результате на выходе фильтра выделяется переменная составляющая в (фиг. 2), которая подается на вход усилителя 28. С выхода этого усилителя напряжение г поступает на дифференцирующую цепочку 28, и на ее выходе образуются импульсы д. Таким образом, на вход схемы совпадения 21 устройства 22 и на вход схемы совпадения 25 устройства синхронизации 19 поступают импульсы с выхода дифференцирующей цепочки 28. По импульсу е начала преобразования, поступающему через клемму 29, с выхода одновибратора 24 выдается сигнал ж высокого уровня,.длительность которого превышает половину периода присутствующей помехи. Этот сигнал разрешает прохождение через схему совпадения 25 однополярного импульса, который, поступая на вход триггера 18, переводит

его в состояние единицы, т. е. на вход схемы совпадения 21 устройства 22 поступает сигнал и высокого уровня. В результате продифференцированные однополярные импульсы с периодом, равным периоду помехи, поступают на вход пересчетного устройства 80 и подсчитываются им до тех пор, пока число в пересчетном устройстве не станет равным заранее заданной величине. В тот же самый момент изменение состояния триггера 18 приводит к тому, что формирователь 20 устройства управления 7 выдает импульс, по которому триггер

4 переходит в состояние «единица», а на его единичном выходе появляется сигнал к высокого уровня,:который открывает ключ 3. Нулевой выход этого триггера запускает одновибратор 12 через схему «ИЛИ» 81 и образует на выходе схемы совпадения 8 сигнал, равный нулю, который, попадая на вход инвертора 9, закрывает его. Образовавшееся на выходе инвертора высокое напряжение, попадая на входы схем совпадения 10 и 11, разрешает прохождение через них выходных импульсов от .одновибраторов 12 и 18. В результате этого генератор заполняющих импульсов начинает работать. Импульсы л с его выхода поступают на счетный вход счетчика 82 и параллельно через схему «ИЛИ» — на вход одновибратора 18.

На выходе интегратора напряжение б начинает возрастать. Счетчик 82 подсчитывает импульсы заданного интервала первого такта интегрирования.

5О

4

При приеме определенного числа продифференцированных однополярных импульсов, число которых кр.атно периоду сигнала помехи, пересчетное устройство 80 выдает сигнал малой длительности, по которому открывается ключ 15 устройства 17, и входной уровень передается для запоминания в ячейку 38. По этому же сигналу триггер 4 переключается в нулевое состояние, а триггер б — в состояние

«единица». Высокий потенциал м на единичном выходе последнего открывает ключ lб, и ячейка 88, хранящая значение аналоговой величины, подключается ко входу интегратора.

Таким образом продолжается первый такт интегрирования коррекцией от измеряемого сигнала. При заполнении счетчика 82 он выдает сигнал, iso которому триггер 5 переводится в нулевое состояние, а триггер б — в состояние

«единица», и высокое напряжение к на его единичном выходе открывает ключ 14, подключая тем самым ко входу интегратора постоянный эталонный уровень. С этого момента начинается второй такт интегрирования, а напряжение б по линейному закону снижается до нуля. Триггер б своим нулевым выходом удерживает инвертор 9 в закрытом состоянии, .а генератор заполняющих импульсов продолжает работать. Счетчик 82 подсчитывает число импульсов за период второго такта интегрирования. В момент, когда напряжение на выходе интегратора становится равным нулю, компаратор 34 выдает сигнал о, по которому триггеры 18 и б устанавливаются в исходное состояние (нулевое), а генератор прекращает работу в результате появления нулевого потенциала на выходе инвертора 9.

Результат преобразования в цифровом коде выдается с выхода счетчика 82.

При отсутствии помехи на входном сигнале преобразование, начинается по команде, поступающей через клемму 29. С приходом импульса начала преобразования срабатывает одновибратор 24, и на его выходе появляегся сигнал высокого уровня. После возвращения одновибратора в исходное состояние формирователь 2б устройства управления 7 выдает импульс, по которому триггер 4 переключается в состояние «единица».

Сигнал высокого уровня единичного выхода триггера 4 открывает ключ 8, который подключает измеряемое напряжение ко входу интегратора. Изменение потенциала на нулевом выходе триггера 4 приводит к закрыванию инвертора 9 аналогично тому, как было описано ранее, и к запуску одновибратора 12.

Генератор заполняющих импульсов начинает работать, а счетчик 82 подсчитывает импульсы интервала первого такта интегрирования. После заполнения счетчика с его выхода выдается сигнал, по которому триггер 4, переходя в исходное состояние, закрывает ключ

8, а триггер б, переключившись в состояние

«единица», открывает ключ 14, подключая тем самым ко входу интегратора постоянный эталонный уровень и удерживая генератор запол342296 няющих импульсов в режиме генерации. При равенстве нулю напряжения на выходе интегратора компаратор 84 выдает импульс окончания преобразования, который переводит триггер б в исходное состояние, а тот, в свою очередь, останавливает генератор подачи нулевого потенциала на входы схем совпадения

10 и 11 с выхода инвертора 9 и закрывает ключ 14. Результат преобразования выдаегся с выхода счетчика 82.

Предмет изобретения

1. Аналого-цифровой преобразователь, основанный на двухтактном интегрировании и содержащий интегратор, например, выполненный на операционном усилителе с резистором на входе и конденсатором в цепи обратной связи, ключи для коммутации входного и эталонного напряжений, компаратор, счетчик и устройство управления, отличающийся тем, что, с целью повышения помехозащищенности с одновременным исключением влияния на точность преобразования как изменения частоты помехи, так и нестабильности частоты заполняющих импульсов, он содержит устройство синхронизации, устройство формирования интервала первого такта интегрирования, например, выполненное в виде последовательно соединенных фильтра, усилителя переменного тока, дифференцирующей цепочки, схемы совпадения и пересчетной схемы, устройство коррекции первого такта интегрирования, состоящее из ячейки запоминания аналоговой величины со входным и выходным ключами, причем два выхода устройства синхронизации подключены к двум первым входам устройства управления, третий выход — ко входу схемы совпадения, входы устройства синхро10 низации подсоединены первый — к шине сигнала пуска, второй — к выходу дифференцирующей цепочки устройства формирования интервала первого такта интегрирования, входы фильтра которого подключены к земляной и

15 входной клеммам преобразователя.

2. Преобразователь по п. 1, отличающийся тем, что, с целью синхронного выполнения преобразования как при наличии помехи, так и при ее отсутствии, устройство синхронизации

20 выполнено в виде одновибратора и триггера со схемой совпадения на единичном входе, при этом вход одновибратора соединен с шиной сигнала начала преобразования, нулевой вход триггера — с выходом компаратора, один

25 из входов схемы совпадения — с одним из выходов устройства формирования интервала первого такта интегрирования, нулевой выход триггера и второй вход схемы совпадения подгключены к двум входам устройства управле30 Ни и.

342296

Фиг. 2

Составитель Н. Герасимова

Техред Л. Богданова Корректор Л. Царькова

Редактор Б. Федотов

Заказ 1949/4 Изд. № 840 Тираж 448 Подписное

-ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, K-35, Раушская наб., д. 4(5

Типография, пр. Сапунова, 2