Устройство декодирования для систем связи

 

ОПИСАН™ИЕ

ИЗОБРЕТЕНИЯ

350669

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Заявлено 17.1Х.1970 (№ 1476334/26-9) с присоединением заявки №

Приоритет

Опубликовано 04 1Х.1972. Бюллетень № 26

Дата опубликования описания 19.1Х.1972

М. Кл. H 03k 13, 32

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 621Л94.62(08®Я) Автор изобретения

М, Л. Миневич

Заявитель

УСТРОЙСТВО ДЕКОДИРОВАНИЯ ДЛЯ СИСТЕМ СВЯЗИ

Изобретение относится к области радиосвязи и предназначено для систем с обратной связью, адаптирующихся к состоянию канала связи.

Известно устройство декодирования для систем связи, содержащее блок памяти, блок обнаружения ошибок, счетчик повторений, ключи и схему «ИЛИ».

В целях повышения быстродействия и сокращения оборудования в предлагаемое устройство введены сумматор, декодер стираний, счетчик стираний и схема «И». Причем между входом и выходом блока памяти включен сумматор, выход которого подключен через декодер стираний к одному из входов одного из ключей. Между другим входом этого ключа, одним из входов схемы «И» и выходом сумматора включен счетчик стираний, ко входу которого подключен выход счетчика .повторений. К другому входу схемы «И» подключен соответствующий выход блока обнаружения ошибок.

На чертеже показана блок-схема предлагаемого устройства.

Устройство содержит блок 1 памяти, блок

2 обнаружения ошибок, декодер 8 стираний, счетчик 4 стираний, счетчик 5 повторений, ключи 6 и 7, сумматор 8, схему 9 «ИЛИ» и схему 10 «И», В устройстве решение принимается по каждой посылке и по специальной сумме некоторого числа последовательных посылок. Принимаемое сообщение (первая посылка), закодированное. каким-либо групповым циклическим кодом (n, 1с, d), искаженное или неискаженное, поступает на вход 11 устройства. Через интервал времени Т=т, где т — временной интервал, занимаемый одной позицией в коде, а n — число разрядов блока памяти, первая посылка оказывается записанной в блок 1 памяти и через сумматор 8 в декодер 8. При обработке первой посылки со счетчика 5 снимают сигнал, оставляющий счетчик 4 в нулевом положении и запрещающий прохождение информации на выход 12 устройства с декодера

8 через ключ 7. Если ошибки не обнаружены, то с блока 2 на ключ 6 поступает сигнал разрешения и информация с блока 1 через ключ

20 6 и схему 9 поступает на выход 12. Если ошибка обнаружена, то на схему 10 с блока

2 поступает сигнал запроса, что совместно с сигналом со счетчика 4 приводит к запросу второй посылки. Сигнал запроса снимается с

25 выхода 18 устройства.

Вторую посылку того же самого сообщения, закодированную тем же кодом, записывают в блок 1 и одновременно через сумматор 8 подают в декодер 8. К моменту времени Т в

30 блок 1 оказывается записанной вторая посыл350169

° Ф

Составитель Л. Дарьина

Техред Л. Богданова

Корректоры: А. Николаева и Л. Корогод

Редактор Т. Юрчикова

Заказ 3024/18 Изд. Ао 1281 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ка, в декодер 8 — поразрядная сумма первой и второй посылок. Посылки суммируются поразрядно по правилу: 1+1=0, 0+0=0, 1+О=Х, О+1=Х, где Х вЂ” символ стирания.

Число Р стираний фиксируется в счетчике 4.

Если ошибка во второй посылке отсутствует, то с блока 2 на ключ б поступает сигнал разрешения и информация с блока 1 считывается на выход 12. Одновременно этот сигнал разрешения запрещает прохождение информации на выход из декодера 8 через ключ 7.

При 0(P<(d — 1) сигнал со счетчика 4 разрешает прохождение информации из декодера 8 через ключ 7 на схему 9 и на выход 12.

При Р=О и p) (d — 1) сигнал со счетчика

4 поступает на схему 10, что совместно с сигналом с блока 2 приводит к запросу третьей посылки.

При приеме третьей посылки, закодированной тем же кодом, ее проверяют аналогично предыдущей и при наличии в ней ошибок суммируют вторую и третью посылки.

Схема работает до тех пор, пока не будет принято решение о выдаче информации па выход 12, и тогда сигнал со схемы 9 обнуляет всю схему, либо пока не будет исчерпано возможное число повторений, и тогда сигнал со счетчика 5 в зависимости от принятого алгоритма либо разрешает выдачу информации с ошибкой, либо не разрешает выдачу информации, но в обоих случаях обнуляет схему.

Одновременное выполнение операций запи5 си, обнаружения ошибок, суммирования и декодирования стираний позволяет избежать потери времени на обработку информации.

Инерционность схемы определяется только инерционностью декодера.

Предмет изобретения

Устройство декодирования для систем связи, содержащее блок памяти, блок обнаружения ошибок, счетчик повторений, ключи и схе15 му «ИЛИ», отличающееся тем, что, с целью повышения быстродействия и сокращения оборудования, в устройство введены сумматор, декодер стираний, счетчик стираний и схема «И», причем между входом и выходом

20 блока памяти включен сумматор, выход которого подключен через декодер стираний к одному из входов одного из упомянутых ключей, между другим входом которого, одним из входов схемы «И» и выходом сумматора

25 включен счетчик стираний, ко входу которого подсоединен выход счетчика повторений, а к другому входу схемы «И» подключен соответствующий выход блока обнаружения ошибок.