Устройство защиты транзисторов усилителя мощности вч

 

ОПИСАН ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реслтблик

Зависимое от авт. свидетельства №

Заявлено 22.Х.1970 (№ 1485124/26-9) с присоединением заявки ¹

Приоритет

Опубликовано 13.1Х.!972. Бюллетень ч 27

Дата опубликования описания 18.IX.1972.Ч. Кл. Н 02h 336

Комитет ло делам изобретений и открытий лри Совете Министров

СССР

УДК 621.395.669(088,8) Авторы изобретения В. И. Каганов, Ю. Д. Колоколов, В, А. Устинов и М. Ш. Фридман

Заявитель

УСТРОЙСТВО ЗАЩИТЫ ТРАНЗИСТОРОВ УСИЛИТЕЛЯ

МОЩНОСТИ ВЧ

Изобретение касается устройств защиты усилителя и может быть использовано в усилительных каскадах радиопередатчиков.

Известно устройство защиты транзисторов усилителя мощности ВЧ, содержащее усилитель мощности, направленный ответвитель с детекторами падающей и отраженной волн и исполнительный элемент, выход которого соединен со входом усилителя мощности.

Однако в этом устройстве величина сигнала ошибки зависит от фазы коэффициента отражения нагрузки, а также неравномерности амплитудно-частотной характеристики усилителя.

Целью изобретения является формирование равномерной амплитудно-частотной характеристики усилителя.

Для этого в устройство введены два пороговых каскада, соединенных с усилителем постоянного тока. Выходы обоих детекторов подключены ко входам одного из порогoBbIx каскадов, вход другого порогового каскада связан с выходом детектора падающей волны, а выход усилителя постоянного тока соединен со входом управляющего элемента.

Функциональная схема устройства защиты транзисторов усилителя мощности ВЧ изображена на чертеже.

Устройство содержит усилитель мощности 1, на выходе которого установлен направленный ответвитель 2 с детекторами 8 и 4 соответственно падающей и отраженной волн, пороговые каскады 5 и б, усилитель постоянного тока 7 и исполнительный элемент 8, выход ко5 торого соединен со входом усилителя мощности. Пороговый каскад 5 выполнен на транзисторе 9 и резисторах 10 — 14, пороговый каскад б выполнен HB транзисторе 15, резисторах 1б и 17. Усилитель постоянного тока

10 содержит транзистор 18, резисторы 19, 20 и развязывающую цепочт у, состоящую из резистора 21 и конденсатора 22. Выходы детекторов 8 и 4,подключены к цепи эмиттера и базы транзистора 9 порогового каскада 5, база

15 транзистора 15 порогового каскада б подключена к выходу детектора падающей волны.

Выходы обоих пороговых каскадов соединены со входом усилителя постоянного тока 7, а выход последнего — со входом управляюще20 го элемента 8.

На базу транзистора 9 по цепи, состоящей из резисторов 12, 13, 14, подается отпиратощее напряжение U,T = — Е, „где Е„ — напряжение отсечки статической характеристики транзистора 9. На транзистор 9 поступают также два сигнала управления, напряжение одного ,из которых U2 пропорционально амплитуде отраженной волны и приложено к базе транзистора, а напряжение другого (lз/и (где Уев

30 напряжение, пропорциональное амплитуде па351279

Изд. ¹ 1272

Подписное

Тираж 406

Заказ 3013/8

Типография, пр. Сапунова, 2 дающей волны, п — коэффициент деления напряжения с помощью резисторов 10, 11) приложено к эмиттеру транзистора. Величина коэффициента деления и у станавливается

1 + КБВп.л. равной и —, где КБВ,, — пре1 — КВВ„, дельно допустимое значение модуля КБВ в антенно-фидерном тракте.

При с1 (Щп или КБВ)КБВ,.„. транзистор 9 закрыт и цепь обратной связи разомкнута. При снижении КБВ в тракте ниже предельно допустимого напряжения U>) U> п транзистор 9 отпирается. Коллекторный ток открыто го транзистора 9, протекая по резистору 19, создает на нем падение напряжения, отпирающее транзистор 18. Усиленный сигнал с резистора 20 через развязывающую цепочку 21, 22 поступает на управляющий элемент

8, замыкая цепь обратной связи.

При возникновении перегрузки транзисторов усилителя мощности 1 по входному сигналу срабатывает пороговый каскад б. Транзистор 15 отпирается при U3 — U4 — Ебь)О, где

U4 —,падение напряжения на резисторе 17.

Коллекторный ток транзистора 15, протекая по резистору 19, создает на нем падение напряжения, отпирающее транзистор 18. Как и в предыдущем, случае, усиленный сигнал с резистора 20 через развязывающую цепочку 21, 22 поступает на у правляющий элемент 8, замыкая, цепь обратной связи.

В случае совместного срабатывания обоих пороговых каскадов падение напряжения на резисторе 19 определяется суммой коллекторных токов транзисторов 9 и 15. На управляющий элемент 8 воздействуют лри этом два

5 сигнала ошибки, и транзисторы защищены от обоих видов перегрузок, В предлатаемом устройстве возможна защита транзисторов усилителя мощности от перегрузок при изменении коэффициента от10 ражения нагрузки независимо от фазы коэффи циента отражения или длины фидера, а также защита от перегрузок при увеличении уровня возбуждающего сигнала.

Предмет изобретения

Устройство защиты транзисторов усилителя мощности ВЧ, содержащее усилитель мощности, направленный ответвитель с детекторами

20 падающей и отраженной волн и исполнительный элемент, выход которого соединен со входом усилителя мощности, отличающееся тем, что, с целью формирования равномерной амплитудно-частотной характеристики усили25 теля, в не го дополнительно введены два пороговых каскада, соединенных с усилителем постоянного тока, при этом выходы обоих детекторов подключены ко входам одного из пороговых каскадов, вход другого порогового

30 каскада связан с выходом детектора падающей волны, а выход усилителя постоянного тока соединен со входом управляющего элемента.