Делитель частоты

 

352403

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 21.Х11.1970 (№ 1601248/26-9) М. Кл. Н 03k 23/02 с присоединением заявки ¹

Комитет по делам изобретений и открытий при Совете Министров

СССР

Приоритет

Опубликовано 21.1Х.1972. Бюллетень № 28

Дата опубликования описания 6.Х.1972

УДК 621.374.32 (088.8) Авторы изобретения

Е. H. Иванов и Л. А. Ланцев

Заявитель

ДЕЛ ИТЕЛЪ ЧАСТОТЫ

Устройство может быть использовано в автоматике, вычислительной и измерительной технике.

Известны делители частоты, содержащие триггеры, включенные по схеме двоичного счетчика, формирователь, логические элементы «И — IE», «HE» и элемент задержки.

Такие делители недостаточно помехоустойчивы, причем вероятность сбоя делителя не зависит от состояния триггеров. Кроме того, так как выходной сигнал снимается с последнего триггера, то он задерживается по отношению ко входному на величину, зависящую от количества триггеров в делителе.

Цель изобретения — повышение помехоустойчивости делителя частоты, уменьшение времени задержки выходного сигнала по отношению ко входному и устранение зависимости этой задержки от количества триггеров в делителе.

Предлагаемый делитель отличается тем, что выход последнего п-ного триггера соединен с одним из входов п-ного элемента «И вЂ” НЕ», выход которого соединен с раздельным входом и-HQI 0 триггера и через элемент «НŻ— с одним из входов (п — 1) -го элемента «И—

НЕ», выход которого соединен с раздельным входом (п — 1) -го триггера и через элемент

«HE» — с одним из входов (п — 2) -го элемента

«И — НЕ» и т. д. Выход первого элемента

«И — НЕ» соединен с раздельным входом первого триггера и через элемент «НЕ» — с одним из входов элемента «И вЂ” НЕ». Другой вход этого элемента «И вЂ” НЕ» соединен с шиной входных импульсов, а выход, являющийся выходом делителя, через формирователь соединен со входом и-ного элемента «И вЂ” НЕ».

Шина входных импульсов через элемент задержки соединена со счетным входом перво10 го триггера.

Схема делитсля частоты приведена на чертеже.

Делитель частоты содержит триггеры 1, логические элементы «И — HE» 2, «НЕ» 8, фор1S мирователь 4 и элемент задержки 5.

В исходном состоянии, т. е. после установки триггеров в «О» и при отсутствии входных импульсов, переменные имеют следующие значения (см. чертеж):

20 0« й2 "йи — т a=1

F, Z=0 с=1

, ь...f i, f»=O

gi, Уз," gn — и Уп=1

25 За единицу принят высокий уровень напряжения. Триггеры 1 и формирователь 4 срабатывают на отрицательный перепад напряжения. Элемент 5, кроме задержки, осуществляет инвсрсшо входного сигнала.

30 Работает делитель следующим образом.

352403

Выход

В,год имп

Составитель Д. Голубович

Текред Л. Куклина

Корректоры: В. Петрова и Е. Давыдкина

Редактор Б. Федотов

Заказ 3337/2 Изд. М 1355 Тираж 406 Подписное

Ц11ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Если период выходных импульсов равен Т, то в течение времени Т!2 делитель работает как обычный делитель частоты. Через Т12 срабатывает триггер Tr, т. е. а„принимает значение «О». Поскольку в этот момент Г тоже равно «О», на выходе схемы «И — НЕ» появляется высокий уровень (if„=1), который блокирует триггер Tr в единичном состоянии. Таким образом, после опрокидывания триггер Tr может вернуться в нулевое состояние только в том случае, если f принимает нулевое значение и одновременно с этим поступает сигнал на Тг„. Так как теперь

f =1, à y=f =0, то после опрокидывания

TrÄ (n — 1), f„ i=1 и Tr (n — 1) фиксируется в единичном состоянии. Далее схема работает аналогично описанному.

Таким образом, начиная с последнего триггера, по мере перехода триггеров в единичные состояния помехоустойчивость делителя возрастает, так как единичное состояние любого триггера является помехоустойчивым, если все последующие триггеры находятся в «1». До тех пор, пока у1 — — 1, сигнал на выходе делителя отсутствует (Z=O). Нулевое значение У> принимает тогда, когда все триггеры делителя оказываются в состоянии «1», т. е. перед приходом последнего импульса в рассматриваемом цикле работы. Когда па вход элемента «И вЂ” НЕ» поступает последний импульс, на выходе делителя формируется импульс (Z=1), задержанный относительно входного импульса на величину, определяемую только быстродействием элемента

«И — НЕ». По концу выходного импульса срабатывает формирователь 4 (F = 1), причем длительность импульса, снимаемого с выхода формирователя, больше длительности импульса, снимаемого с элемента задержки 5, на время срабатывания всех триггеров делителя. При соблюдении этого условия все

5 триггеры делителя после прихода последнего импульса принимают нулевые состояния.

Далее цикл работы схемы повторяется.

Предмет изобретения

10 Делитель частоты, содержащий триггеры, включенные по схеме двоичного счетчика, формирователь, логические элементы «И—

НЕ», «НЕ» и элемент задержки, отличаюи ийся тем, что, с целью повышения помехо15 устойчивости, сокращения задержки выходного сигнала по отношению ко входному и устранения зависимости этой задержки от количества триггеров в делителе, выход последнего и-ного триггера соединен с одним

20 из входов и-ного элемента «И вЂ” НЕ», выход которого соединен с раздельным входом и-ного триггера и через элемент «НŻ— с одним из входов (и — 1)-го элемента «И—

НЕ», выход которого соединен с раздельным

25 входом (и — 1) -го триггера и через элемент

«НЕ» — с одним из входов (n — 2) -го элемента «И вЂ” HE» и т. д., выход первого элемента «И вЂ” НЕ» соединен с раздельным входом первого триггера и черсз элемент «НŻ—

30 с одним из входов выходного элемента «И—

НЕ», другой вход которого соединен с шиной входных импульсов, а выход, являющийся выходом делителя, через формирователь соединен со входом и-ного элемента «И вЂ” HE», 35 причем шина входных импульсов соединена со счетным входом первого триггера через элемент задержки.