Синтезатор частотывсесоюзналпатентно-т[хв^^^ещ1шбиблиотека

 

357660

ОП ИСАН ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социдлистических

Республик

Зависимое от авт. свидетельства №

М. Кл. Н ОЗЬ 21/02

Заявлено 18.Х11 1970 (№ 1607472/26-9) с присоединением заявки №

Приоритет

Опубликовано 31.X.1972. Бюллетень № 33

Дата опубликования описания 17.1.1973

Комитет по делам изобретений и открытий при Совета Министров

СССР

УДК 621.373.42(088.8) Авторы изобретения

А. И. Урьяс, Б. В. Бурцев и А. Д. Подлиннов

Заявитель

ВСЕСОКЗЗНАЯ

Пця ц@- f Ö ;Äч"„ ":Я6! т,:;Блиотгкл 1

СИНТЕЗАТОР ЧАСТОТЫ

Изобретение относится к области радиотех ники и может быть использовано, на пример, в качестве литерных гетеродинов спе= циальных радиоприемных устройств, в измерительной технике, а та кже в качестве перестраиваем|ых гетеродинов в цифровых следящих системах.

В известных синтезаторах частоты, содержащих последовательно соединенные эталон ный генератор, датчик опорных частот, ком,мутатор и т декад, каждая из которьп iBbIполнена в виде последовательно соединенных смесителя и делителя частоты на 10, причем выход предыдущей декады подсоединен ио второму входу смесителя последующей декады, а управляющие входы коммутатора подключены через буферный регистр к выходам дешифратора, на блюдаются скачки фазы выходного си гнала при переключении частоты. то вы3lbIIBBBT расширение спектра выходного сигнала, что часто приводит к срыву синхронизации.

В предлагаемом синтезе, с целью устранения скачков фазы выходного си гнала при изменении частоты, между выходом эталон ного генератора и другим входом буфер ного регистра дополнительно включен делитель частоты .на и.

На чертеже представлена блок-схема предлагаемого си нтезатора, Синтезатор содержит эталонный генератор

1, датчик 2 опорных частот, IKOMìóòàòoð 8, смеситель 4, делитель 5 частоты на 10, буферный рети стр б, дешифратор 7 и делитель 8

5 частоты,на и, включе н ный между IBbIxодом эталон ного генератора и другим входом буфер ного регистра.

Синтезатор работает следующим образом.

Датчик 2 опорных частот, получая сипнал

10 эталон ного генератора 1, вырабатывает опорные частоты fI ..., п, которые подаются на коммутатор 8. Входная, цифровая информация Np, соопветствующая требуемой выходной частоте синтезатора, поступает на дешифра15 тор 7, который преобразует входную информацию B код, управляющий через буферный регистр б коммутатором.

Коммутатор подключает на входы декад, состоящих из смесителя 4 и делителя 5, те

20 или иные частоты. При этом па вторые входы смесителей подаются выходные сигналы с делителей 5 частоты. предыдущей декады. Таким образом, на выходе послед ней декады формируется сигнал, частота которого изме25 няется в зависимости от вход ной информаци и Np.

Тах как выходные сипналы датчика 2 спорных частот, получены из общего сигнала, то соотношения между фазами этих сигналов

30 будут повторяться через интервалы времени

357660

Предмет из о б р ете ния

Составитель М. Порфирова

Техред Т. Курилко

Корректоры: Л. Корогод и М. Коробова

Редактор А. Батыгин

Заказ 4121/11 Изд, № 1651 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Т, в которые укладывается целое число,периодо в всех опорных частот. При этом период T соответствует частоте, которая является, наибольшим общим делителем всех частот датчика о порных частот.

Им пульоный сигнал с периодом повторения, равным Т, формируется с,помощью делителя 8 частоты на и, и смена упра вляю щего кода,в регистре б производится только по скпналу, поступающему с выхода делителя 8 частоты.

Синтезатор частоты, содержащий последовательно соединенные эталонный генератор, датчи|к опорных частот, коммутатор и т декад, каждая из которых вы полнена в виде последовательно соединенных смесителя и делителя частоты на 10, причем выход преды5 дущей декады подсоединен ко второму входу смесителя последующей декады, а упра вляющие входы коммутатора подключены через буферный регистр к выходам дешифратора, отличающийся тем, что, с целью у стра нения

10 скачков фазы выходного сипнала,при изменении частоты, между выходом эталонного ге:нератора и другим входом буферного регистра до полнительно включен делитель частоты на и.