Преобразователь кода во врел1енной интервал

 

Союз С светски >

Социалистически

3607! 8

ОПИСАНИЕ

И ЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Республин

Зависимое от авт. свидетельства №вЂ”

Заявлено 21.Xll.1970 (№ 1609419/26-9) с I!p licoegiiliel-II!exi заявки ¹â€”

Приоритет—

Опчбликовано 28.Х1.1972 Бюллетень ¹ 36.Ч.Кл. Н 03к 13, 20

Комитет по делам

1аобретеиий и открытий при Совете Министров

СССР

УД К 621. 325 (088 8) Дата опубликования описания 23.1.1973

Лвторы изобретения

3, Л. Боженов, А. С. Борисов, В ll,. Гетманский и Н, М. Шкварникова

Заявитель

1! РЕОЬРАЗОВАТЕЛЬ 1 ОДА ВО ВРEMEHHOЙ И HTЕРВАЛ

Изобретеш!е относится к области автоматики.

Известен преобразователь кода во временной интервал, содержащий генератор импульсог: считывания, устройство записи преобразуемого кода, ре IIOTp памяти младших разрядов преобразуемого числа, селектор, триггер управления селектором, счетчик, формирователь импульса конца переменного интервала и линию задержки, дешифратор, триггер управления дешифратором.

Целью изобретения является повышение точности преобразователя и расширение его функциональных возможностей.

Для этого вход линш: задержки соединен с выходом селектора, управляющие входы ее подключены к выхода;I соответствующих разрядов регистра памяти младших разрядов преобразуемого числа, выход соединен со счетным входом счетчика импульсов, первый вход установки «ед1шицы» и «иуля» триггера управления дсшифратором соединен с соответствующими вь1.;одами устройства управления, второй вход установки «нуля» соединен с выходом формирователя имп:льса конца временного интервала, а едпии шый выход соедине . с уTlpBB !BIQIIJIlhi BTQI фо;1мирователя. Вход!.1 дсшифратора соединены с «единичиь1м» выходом триггера управления селектором, с выходами разрядов счетчика ii;lïóëüñîâ и пулевым выходом триггера управле11ия дсшифратором.

На чертеже приведена схема предложенного преобразователя кода во =-ременной интервал.

Входы устройства 1 записи кода соединены с кодовыми шинами числа и выходом 2 устройства > управления. Выходы младших разрядов устройства 1 записи соединены со входами регистра 4 памяти младип1х разрядов преобразуемого числа, а выходы старших разрядов — со входами разрядов счетчика 5 импульсов. Выход генератора 6 импульсов считывания соединен со входом селектора 7, уп11! равляющий вход которого соединен с «едии1г1ным» выходом триггера 8 управления селектором, входы установки «единицы» и «нуля:> которого соединены соответственно с выходами 9 и 10 устройства > управления. Выход ccl5 лектора 7 соединен со входом коммутируемых ,тииий 11 задержки, управляюи.ие входи! ко.орых соединены с выходами регистра 4 памят11.

Выход линий 11 задержки соединен со счстшгм входом счетчика 5 импульсов. Выход это O го счетчика соединен с формирователем 12 импульса конца временного интервала, управляюитий вход которого соединен с сд1ишчиым выходом триггера 18 управлш!ия дсшифраToром.

2> Выход формирователя 12 соедиис!! Оо llходом установки «иуля» триггера 1. > . Вхо7ы установки «едииицы» и «пуля» триггера 1 > соединены с выходами 9 и 10 устройства управления. Входы дешифратора И соедш еш,i с

30 «единичным» выходом триггера 8 управлс li!>1 селектором, с выходами разрядов с1етчика, 7 !! с «иулевым» выходом триггера 1> управления деи1ифааторох1.! 60718

Предмет изооретения

Составитель Н. Горбачев

Редактор Е. Кравцова Техред А. Евдонов Корректоры Е. Талалаева и E. Сапунова

Заказ М 3427 Изд, Ко 1820 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Мытищинская типография

Импульсом с выхода 10 устанавливаются з

«нулевое» состояние регистр 4 памяти младших разрядов, счетчик 5 импульсов, триггер 8 управления селектором и триггер 18 управления дешифратором.

Импульсом с выхода 2 производится запись в регистр 4 прямого кода в младших разрядах, а в счетчик 5 обратного кода в старших разрядах преобразуемого числа. В зависимости от кода в регистре 4 включается соответствующая ему линия 11 задержки.

Импульсом с выхода 9, сформированным и:s импульсов считывания устанавливаются в

«единичное» состояние триггер 8 управления селектором и триггер 18 управления дешифратором. Открывается селектор 7 и импульсы считывания задержанные на время, соответствующее коду в регистре 4, поступают на счетчик 5 импульсов. При переполнении последнего формирователем 12 вырабатывается импульс конца временного интервала, которым устанавливается в «нулевое» состояние триггер 18, в результате чего закрывается формирователь 12 и открывается дешифратор 14. Задержка импульса конца временного интервала относительно импульса начала временного интервала составляет:

t =ni 4 t + n Т где n — число в младших разрядах преобразуемого кода;

n > — число в старших разрядах преобразуемого кода;

Т вЂ” период импульсов считывания;

4 f= — — дискретность преобразования (к—

2к количество разрядов в регистре памяти младших разрядов преобразуемого числа).

Дешифратором формируются импульсные напряжения, временное положение которых относительно импульса конца временного интервала не зависит от кода в младших разрядах преобразуемого числа и определяется только законом дешифрования.

5 Импульсом с выхода 10 схема устанавливается в исходное состояние, в цикл преобразования заканчивается.

Преобразователь кода во временной интервал, содержащий генератор импульсов считывания, устройство управления, устройство записи преобразуемого кода, регистр памяти

t5 младших разрядов преобразуемого числа, селектор, триггер управления селектором, счетчик, формирователь импульса конца переменного интервала и линию задержки, дешифратор, триггер управления дешифратором, отли2) чающийся тем, что, с целью повышения его точности и расширения функциональных возможностей, вход линии задержки соединен с выходом селектора, управляющие входы ее подключены к выходам соответствующих разрядов регистра памяти младших разрядов преобразуемого числа, выход соединен со счетным входом счетчика импульсов, первый вход, установки «единицы» и «нуля» триггера управления дешифратором соединен с соответствующими выходами устройства управления, второй вход установки «нуля» соединен с выходом формирователя импульса конца временного интервала, а единичный выход соединен с управляющим входом этого формирователя, входы дешифратора соединены с «единичным» выходом триггера управления селектором, с выходами разрядов счетчика импульсов и нулевым выходом триггера управления дешифратором.