Устройство для приема широкобазовых сигналов

 

363I83

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено 17.1Ч.1970 (№ 1432203, 26-9) с присоединением заявки ¹â€”

Приоритет

М. Кл. Н 03h 7/12

Кааитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 20.Х11.1972. Бюллетень № 3 за 1973

Дата опубликования описания 27.11.1973

УДК 621.372.852.15 (088.8) Авторы изобретения

С. А. Даниэлян, А. A. Мацков и М. И. Цодикова

Заявитель

УСТРОЙСТВО ДЛЯ ПРИЕМА ШИРОКОБАЗОВЫХ СИГНАЛОВ

Изобретение относится к технике радиосвязи и может быть использовано для приема широкобазового сигнала с высокой частотой следования отдельных элементов сигнала.

Известны устройспва для приема широкобазовых сигналов, содержащие дискретные согласованные фильтры, в которых используются регистры сдвига и весовые сумматоры, осуществляющие субоптимальный прием сигналов с большой базой.

Однако в известных устройствах скорость работы регистров сдвига равна частоте следования элементов широкобазового сигнала и ограничивается быстродействием ячеек памяти.

Цель изобретения — обеспечение приема сигналов с увеличенной частотой следования дискретов без повышения быстродействия ячеек памяти регистров сдвига.

Цель достигается использованием нескольких одинаковых субблоков дискретной задер кки, на которые с узла оптимальной обработки через распределитель-коммутатор поочередно подаются элементы входного сигнала, а также общей фазовой синхронизацией всего устройства по выходным сигналам дискретного согласованного фильтра с помощью кольца импульсно-фазовой автоматической подстройки частоты (ИФАПЧ) .

Блок-схема устройства представлена на чертеже.

Вход узла 1 оптимальной обработки дискретов сигнала является входом всего устройства обработки шумоподобного сигнала.

Выход тактового генератора 2 связан с вхоS дом распределителя 8, а выходы распределителя — с входами коммутатора 4.

Входы субблоков 5, б, 7 дискретной задержки, являющихся составной частью блока 8 дискретной задержки, соединены с выходами

10 коммутатора 4 и с одним из входов распределителя 3.

Весовые сумматоры 9, 10, 11 связаны с выходаьги блока дискретной задержки. На входы схемы 12 вычитания, являющейся составной

15 частью блока 13 импульсно-фазовой а втоподстройки частоты, поступают сигналы с выходов весовых сумматоров 10, 11. Выход схемы

12 связан с входом импульсно-фазового детектора 14, на другой вход которого поступает

20 сигнал с выхода делителя частоты 15. Вход делителя 15 связан с одним из выходов распределителя 8. На другой вход делителя подается импульс с выхода узла 1б установки начальной фазы, вход которого связан с выходом ве. 25 сового сумматора 9. Выход импульсно-фазового детектора 14 связан с входом тактового генератора 2 через сглаживающий фильтр 17.

Выходом всего устройства является выход весового сум м атор а 9.

З0 Работает устройство следующим образом, 363183

Шумоподобный сигнал поступает на вход узла 1 оптимальной обработки дискретов сигнала, осуществляющего поэлементный прием дискретов входного сигнала и преобразование выборок сигнала в двоичный код. С выхода узла оптимальной обработки сигнал, представляющий собой последовательность «нулей» и

«единиц» длительностью т„поступает на вход коммутатора 4. Коммутатор, управляемый выходными импульсами распределителя 8, имеющего и выходов и работающего от тактового генератора 2, осуществляет перенос дискретов входного сигнала на субблоки дискретной задержки таким образом, что на субблок 5 поступают первый (п+,1)-й, (2п+1)-й, (За+1)-й и т. д. элементы сигнала, на субблок б — второй, (и+2)-й и т. д. элементы и т. п. Продвигающие импульсы на субблоки дискретной задержки поступают с а-го выхода распределителя 8 и в каждом такте с периодом и т, осуществляют продвижение элементов сигнала на одну ячейку памяти. К выходам субблоков дискретной задержки подключены весовые сумматоры 9 — 11 и при правильном фазировании на выходе основного сумматора 9 в момент окончания входного сигнала появляется импульс (главный отклик) длительностью ат„ период следования которого равен периоду следования входного сигнала.

Поскольку при поступлении шумоподобного сигнала на вход дискретного согласованного фильтра частота импульсов тактового генератора не синхронна частоте следования элементов входного сигнала, то принятие решения о наличии «нуля» или «единицы» осуществляется неоптимальным способом, так как моменты принятия решения не совпадают с моментами максимального напряжения каждого элемента сигнала. Поэтому отклик на выходе основного весового сумматора 9 (фиг. 2а) пропадает и срабатывают дополнительные сумматоры 10 или 11. Это позволяет использовать отклики дополнительных сумматоров для подстройки фазы управляемого генератора 2. При стробировании выходного напряжения схемы вычитания 12 импульсами с выхода делителя

15, осуществляющего деление частоты управляемого генератора 2 до частоты следования входного сигнала, на выходе фазового дискриминатора 14 получается напряжение рассогласования, которое через сглаживающий фильтр воздействует на тактовый управляемый генератор, уменьшая его расстройку относительно частоты входного сигнала до нуля и обеспечивая таким образом правильное фазирование.

Выходной сигнал основного сумматора используется в узле 1б для формирования сигнала установки начальной фазы делителя частоты 15, что позволяет во.много раз уменьшить время вхождения в синхронизм всей системы автоподстройки устройства.

Предмет изобретения

1. Устройство для приема широкобазовых сигналов, содержащее узел оптимальной общ работки дискретов сигналов, блок дискретной задержки, весовой сумматор, генератор тактовой частоты и блок импульсно-фазовой автоподстройки частоты этого генератора, отличающееся тем, что, с целью обеспечения приема сигналов с увеличенной частотой следования дискретов без повышения быстродействия элементов памяти блока дискретной задержки, последний состоит из нескольких одинаковых субблоков дискретной задержки, число п кото2ц рых превышает отношение частоты следования дискретов входного сигнала к быстродействию элементов памяти, общее число которых в блоке дискретной задержки равно числу дискретов входного сигнала, а входы субблоков соединены с узлом оптимальной обработки дискретов сигнала, вход которого является входом устройства, через коммутатор, управляющие входы которого подключены к распределителю, связанному своим входом с управляемым генератором тактовой частоты, а одним из выходов — с входами управления субблоков дискретной задержки и с управляющим входом блока импульсно-фазовой автоподстройки частоты тактового генератора, причем сигнальные входы этого блока подключены к выходам двух дополнительных весовых сумматоров, связанных с выходами субблоков дискретной задержки и согласованных соответственно с входными сигналами, сдвинутыми в

4р сторону запаздывания и опережения на один дискрет относительно сигнала, с которым согласован основной весовой сумматор, также подключенный к выходам субблоков дискретной задержки, выход которого является выхо45 дом всего устройства и соединен с входом установки фазы блока импульсно-фазовой автоподстройки частоты.

2. Устройство по п. 1, отличающееся тем, что блок импульсно-фазовой автоподстройки

5О частоты содержит последовательно соединенные схему вычитания, импульсно-фазовый детектор, второй вход которого подключен к делителю частоты с коэффициентом деления, в и раз меньшим числа дискретов сигнала, управляемому от узла установки начальной фазы, и сглаживающий фильтр.,363183

Составитель В. Нагорнов

Техред Т. Ускова Корректоры: Л. Новожилова и А. Васильева

Редактор Н. Орлова

Типография, пр. Сапунова, 2

Заказ 302/10 Изд. Хо 55 Тираж 404 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, K-35, Раушская наб., д. 4/5