Уо:;союзная
363202
ОП ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №вЂ”
Заявлено 24.II.1970 (№ 1406434/26-9) М. Кл. Н 031с 13/06 с присоединением заявки №вЂ”
Комитет по делам изобретений и открытий при Совете Министров
СССР
Приоритет—
Опубликовано 20.XII.1973 Бюллетень № 3
Дата опубликования описания,23.!!!.1973
УДК 681.325(088.8) .Автор изобретения
Г. Г. Неверов
Кубанский научно-исследовательский институт по испытанию тракторов и сельскохозяйственных машин.Заявитель
АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЪ
Изобретение относится к вычислительной технике и. может быть использовано для преобразования напряжения в цифровой код.
Известные аналого-:цифровые преобразователи поразрядного уравновешивания, содержатцие распределитель синхропотенциалов, связанный с триггерным регистром, выход которого через цифро-аналоговый преобразователь связан со входом устройства сравнения, не обеспечивают контроль.
В предлагаемом аналого-цифровом преобразователе обеспечение контроля достигается техт, что он содержит триггер индикации с ин.дикаторным устройством, триггер памяти, схему совпадения, схему сборки и устройство сброса, причем выход распределителя, соединенный с триггером старшего разряда регистра, подключен к единичному входу триггера памяти, выход устройства сравнения через схему сборки соединен с нулевым входом триггера памяти, а выход распределителя, соединенный с триггером младшего разряда, и выход триггера памяти через схему сборки соединены с единичным входом триггера ин.дикации; нулевой вход триггера памяти через схему сборки, а триггера индикации — непо-средственно соединены с выходом устройства сброса.
На чертеже представлена блок-схема предлагаемого аналого-цифрового преобразователя.
Аналого-цифровой преобразователь содержит устройство 1 сравнения; триггерный ре6 гистр 2; цифр о-аналоговый преобразователь 8; распределитель 4 синхропотенциалов; триггер 5 памяти; схему б совпадения; схему 7 сборки; триггер 8 индикации; индикаторное устройство 9; устройство 10 сброса. .1с Первый синхропотенциал с распределителя 4 переводит триггер старшего разряда регистра 2 из состояния «0» в состояние «1» и одновременно — триггер 5 памяти из состояния «О» в состояние «1». Выход триггера 5 па15 мяти соединен со входом схемы б совпадения.
N-синхропотенциал переводит триггер младшего разряда регистра 2 из состояния «О» в состояние «1» и одновременно поступает на другой вход схемы б совпадения. При совпа
2О дении импульсов с выхода распределителя и с выхода триггера 5 памяти на выходе схе мы б совпадения появляется кратковремен. ный импульс, который перебрасывает триг. гер8индикации из со стояния «О» в состояние
25 «1» и фиксирует,кратковрегиен ное совпадени импульсов на входе схемы б совпадения н; практически любой промежуток времени. Эт состояние триггера 8 индикации сигнализи руется индикаторным устройством 9. зо Если за время преобразования измеряемо
363202
Предмет изобретения
Составитель А. Туляков
Редактор А, Батыгин Техред Т. Ускова Корректоры Е.,Миронова и .Н. Стельмах
Заказ 993 Изд. Мз 58 Тираж 404 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, 5К-.35, Раушская наб., д. 4/5
Типография Кее 2 4 4 ССоо юоззппооллииггррааффппррооммаа,, ММоосскквваа, Г-19, ул. Маркса-Энгельса, 14 напряжение U. было меньше напряжения компенсации U, то на выходе успройспва 1 сравнения появляется сигнал перекомпенсации, который перебрасывает соответствующий триггер регистра 2 в исходное состояние и одновременно через схему 7 сборки перебрасывает триггер б памяти в исходное состояние. В этом случае при появлении синхропотенциала на входе схемы б совпадения на ее выходе импульса не будет.
Если за время преобразования измеряемое на пряжение U было больше напряжения компенсации U», устройство 1 сравнения не вырабатывает сигнала перекомпенсации. Ни один триггер регистра 2 не сбрасывается в исходное состояние, поэтому регистр 2 полностью заполнен и нельзя определить, соответствует ли полученный цифровой код измеряемому напряжению. Таким образом, сигнал перекомпенсации является критерием оценки переполнения регистра 2.
Состояние индика ции можно сбросить с помощью устройства 10 сброса. Напряжение сброса подается на «О» вход триггера 8 индикации и через схему 7 сборки на «О» вход триггера 5 памяти.
Лналого-цифровой преобразователь поразрядного уравновешивания, содержащий распределитель синхропотенциалов, связанный с триггерным регистром, выход которого через цифро-аналоговый преобразователь связан со входом устройства сравнения, отличающийся .1О тем, что, с целью контроля, он содержит триггер индикации с индикаторным устройством, тритгер памяти, схему совпадения, схему сборки и устройство сброса, причем выход распределителя, соединенный с триггером старшего разряда регистра, подключен к единичному входу триггера памяти, выход устройства сравнения через схему сборки соединен с ну-левым входом триггера памяти, а выход распределителя, соединенный с триггером младшего разряда, и выход триггера памяти через схему совпадения соединены с единичным входом триггера индикации; нулевой вход. триггера памяти через схему сборки, а триггера индикации — непосредственно соединены с выходом устройства сброса.
