Микропрограммный процессор

 

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

363980

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено 10.111.1971 (№ 1634152!18-24) с присоединением заявки №вЂ”

Приоритет

М. Кл. G 06f 15/06

Кохтитет по делает изооретеиий и открытий при Соввте Мииистров

СССР

УДК 681.322(088.8) Опубликовано 25.Х11.1972. Бюллетень № 4 за 1973

Дата опубликования описания 22.11.1973

Авторы изобретения В. М. Долкарт, М. М. Каневский, Г. Х. Новик и В. Н. Степанов

Заявитель

МИКРОПРОГРАММНЫЙ ПРОЦЕССОР

Изобретение относится к области вычислительной техники.

Известны микропрограммные процессоры, содержащие блок памяти микрокоманд, регистр микрокоманды, адресный регистр, арифметический узел, узел управления и синхронизации. Однако в таких устройствах реализация команд условного перехода требует значительных затрат оборудования.

Цель изобретения — упрощение процессора.

Это достигается тем, что предложенный процессор содержит регистр признака перехода и схемы «И», «ИЛИ», причем входы каждого триггера регистра соединены с выходами схемы «И», первые входы которых подключены к соответствующим разрядам регистра микроком анды, вторые входы связаны с единичным выходом триггера младшего разряда регистра микрокоманды, а третьи входы соединены с узлом управления и синхронизации. Выходы триггеров регистра признака перехода подключены к первым входам схем «И», вторые входы которых соединены с узлом управления и синхронизации, а выходы через схемы «ИЛИ» связаны с входами триггеров соответствующих разрядов адресного регистра.

На фиг. 1 показана блок-схема устройства; на фиг. 2 — функциональная схема регистра признака перехода.

Микрокоманды выбираются нз блока 1 памяти микрокоманд в регистр- 2 микрокоманды. Выбранная микрокоманда расшифровывается в узле 8 управления и синхронизации, который по шине 4 управления управляет арифметическим устройством 5, обменивающимся информацией с запоминающим устройством по информационным шинам 6.

Адрес очередной выбираемой команды фор10 мируется в адресном регистре 7 памяти микрокоманд.

В конце выполнения арифметических и логических команд возбуждается импульс конца операций на шине 8 и в регистр 9 при1S знака перехода передается информация из младших разрядов регистра 2 микрокоманды.

Информация из регистра 9 признака перехода используется прн выполнении команд условного перехода.

20 В процессоре имеется набор команд условного перехода по содержимому регистров; одни и те же команды используются в режимах фиксированной запятой, плавающей запятой, двойной точности и т. д. В конце вы25 полнения всех арифметических и логических команд в регистр 9 заносится информация, определяющая в каком из режимов должна выполняться команда условного перехода, следующая за данной командой или через

30 несколько команд, не влияющих на регистр 9.

363980

Фиг. 2

В начале выполнения команды условного перехода информация из регистра 9 передается в младшие разряды адресного регистра

7 и микропрограмма переходит в ту ветвь, которая соответствует данному состоянию регистра 9.

В соответствующих ветвях микропрограмма команды условного перехода исследует либо состояние регистров фиксированной запятой, либо состояние регистров плавающей запятой, либо состояние регистров, хранящих слова двойной длины и т. д.

Регистр 9 признака перехода заполняется следующим образом. Последняя микрокоманда при выполнении любой команды всегда переходит к фиксированному адресу памяти микрокоманд, с которого начинается выборка следующей команды из запоминающего устройства.

Адресная часть (младшие разряды регистра 2 микрокоманды) последней микрокоманды в каждой команде остается свободной и используется для заполнения регистра

9 признака перехода.

В адресной части последней микрокоманды каждой арифметической или логической команды записывается информация, которая должна быть передана в данный регистр 9.

При наличии единицы в младшем разряде микрокоманды производится заполнение регистра, а при наличии нуля в регистре сохраняется старое содержимое.

При исполнении последней микрокоманды каждой команды возбуждается импульс конца операции на шине 8 и при наличии единицы в триггере 10 младшего разряда регистра 2 информация с триггеров 11 передается через схемы «И» 12 в триггер 18 регистра.

В начале выполнения команд условного перехода на шине 14 возбуждается импульс съема состояния регистра признака перехода и информация с триггеров 18 данного регистра через схемы «И» 15 и схемы «ИЛИ»

1á передается в триггеры 17 адресного регистра 7. При этом осуществляется разветвление микропрограммы команды условного перехода в зависимости от содержимого регистра 9 признака перехода.

Установка адресного регистра 7 при других последовательностях микрокоманд производится комбинационными схемами 18, управляемыми по шинам 19 и 20 регистром 2 микрокоманд и арифметическим устройством 5.

Предмет изобретения

Микропрограммный процессор, содержащий блок памяти микрокоманд, регистр микрокоманды, адресный регистр, арифметический узел, узел управления и синхронизации, отлича ощийся тем, что, с целью упрощения процессора, он содержит регистр признака перехода и схемы «И», «ИЛИ», причем входы каждого триггера регистра признака перехода соединены с выходами схем «И», первые входы которых соединены с соответствующими разрядами регистра микрокоманды, вторые входы соединены с единичным выходом триггера младшего разряда регистра микрокоманды, а третьи входы соединены с узлом управления и синхронизации, выходы триггеров регистра признака перехода соединены с первыми входами схем «И», вторые входы которых соединены с узлом управления и синхронизации, а выходы через схемы «ИЛИ» соединены с входами триггеров соответствующих разрядов адресного регистра.