Устройство съема кода

 

ОПИСЛНИЕ

ИЗОБРЕТЕН ИЯ

Союз Ссветскик

Социалистическил

Республик

Зависимое от авт. свидетельства №

Ч. Кл. Н 03k 21/08

Заявлено 13.1.1971 (№ 1624081„ 26-9) с присоединением заявки ¹

Приоритет

Опубликовано 15.11.1973. Бюллетень ¹ 11

Дата опубликования описания 12Х.!973

Комитет по делам изобретеииЯ и открытий пои Совете 1т1ииистров

СССР

УДК 621.374.32(088.8) Автор изобретения

А. П. Земляков

Заявитель

УСТРОЙСТВО СЪЕМА КОДА

Изобретение относится к радиоэлектронике и может быть использовано в аппаратуре автоматики.

Известные устройства съема кода с регистра делителя-счетчика без останова счетчика используются, например, в устройствах отсчета временного положения импульсов в радиолокации. В таких устройствах импульс, временное положение которого относительно начала цикла работы делителя измеряется, поступает на узел синхронизации сигналом опорного генератора, после чего подается на узел съема кода с разрядов делителя-счетчика, представляющий собой набор логических схем

«И», одни входы которых присоединены к выходам разрядов делителя, а на вторые подается импульс с выхода узла синхронизации. При поступлении этого импульса формируется кодированный сигнал. Синхронизация должна быть выполнена так, чтобы съем кода производился по окончании всех. переходных процессов (установления данной кодовой комбинации) в разрядах делителя. Это возможно в любом случае, если максимальная задержка переноса единицы в счетчике меньше периода входного сигнала делителя. Такие условия в лоследствательном счетчике выполняются црп малом числе разрядов или низкой частоте входного сигнала делителя (сигнала задающего генератора) и повышенном быстродействии всех (младших и старших) разрядов делителя.

При большом числе разрядов делителя (20 — 30) и высокой частоте входного сигнала (5 — 10 лтгт1) указанные условия не могут быть реализованы в делителе с последовательным запуском разрядов. В этом случае используются схемы параллельного переноса единицы, в частности схема параллельного запуска всех

10 разрядов делителя счетчика. При этом резко растет число связей между разрядами, так как

»а входной вентиль старшего разряда должны быть поданы входные управляющие сигналы от всех предшествующих ему младших разря15 дов, увеличивается нагрузка на младшие разряды, растет число входов вентилей (в старших разрядах до 20 — 30), что приводит к увеличению объема оборудования. Это усложняет устройство и снижает его надежность.

Таким образом, в известных устройствах при большом числе разрядов и высокой частоте входного сигнала съем кода с делителя с последовательным запуском не может быть

2S осуществлен, если время переноса единицы превышает период сигнала опорного генератора. Использование в этом случае делителя с параллельным запуском увеличивает объем оборудования, усложняет схему, резко повы30 шает требования к быстродействию старших

370729 разрядов делителя и снижает надежность устройства.

Цель изобретения — обеспечение сьема любой кодовой комбинации с регистра делителяачетчи ка (без его останова), в котором максимальное время переноса единицы превышает период сигнала задающего генератора, при сохранении надежности и высокой точности.

Для этого в устройстве съема кода с многоразрядным делителем-счетчиком съем кода с групп младших и старших разрядов осуществляется раздельно; разряды на группы делят иа условия, что максимальное время переноса единицы перапол нения в группе, не превышает, например, половины периода входного сигнала данной группы. При поступлении импульса съема кода он синхронизируется со вторым полупериодом задающего генератора и подается на узел съема кода группы младших разрядов непосредственно, а на узел съема кода группы старших разрядов — через дополнительный логический формирователь, на выходе которого формируется импульс только в течение второго полупериода выходного сигнала группы младших разрядов, являющегося входным сигналом группы старших разрядов.

На фиг. 1 представлена блок-схема предлагаемого устройства. На фиг. 2 — пример реализации устройства.

Приняты следующие обозначения: задающий генератор 1; делитель-счетчик 2; узел 8 съема кода; узел 4 синхронизации входного импульсного сигнала задающего генератора; шины 5 выдачи кода; группы младших б и старших 7 разрядов делителя-счетчика 2; узлы

8, 9 съема кода младших и старших разрядов; дополнительный логический формирователь 10 сигнала управления; триггеры 11 (см. фиг. 2); логические схемы «И» 12; логические схемы

«ИЛИ» 18; формирователь 14 импульсов заданной длительности.

В устрайспве задающий генератор 1 соединен с делителем-счетчиком 2, к разрядам которого присоединен узел 8 съема кода, управляющий вход которого соединен с выходом узла 4 синхронизации входного импульса съема кода, при поступлении которого шины 5 оказываются присоединенными к разрядам делителя-счетчика 2. Разряды делителя-счетчика

2 условно разделены на группы б, 7 младших и старших разрядов, к которым присоединены соответствующие узлы 8, 9 съема кода, входящие в узел 8 съема кода; вход узла 8 съема кода соединен с выходом узла 4 синхронизации непосредственно, а вход узла 9 съема кода группы старших разрядов — через дополнительный логический формирователь 10, другие входы которого присоединены к выходам группы б младших разрядов делителя 2.

Устройство работает следующим образом.

При подаче импульса съема кода на вход узла 4 синхрон изаци и, на его выходе формируется импульс, совпадающий во времени с вторым полупериодом сигнала задающего генератора 1 (считают, что импульсы запуска

15 го

55 бО

65 делителя совпадают с первым полупериодом).

Разряды делителя на группы делят из условия, что максимальное время переноса единицы в группе меньше половины полупериода входного сигналя группы. Поэтому в течение первого полупериода все переходные процессы в группе б младших разрядов уже заканчиваются, и импульс съема кода с выхода узла 4, «привязанный» ко второму полупериоду, подается непосредственно на вход узла 8 съема кода группы младших разрядов. При этом на выходных шинах 5 группы младших разрядов возникают импульсы, соответствующие коду числа, содержащемуся в данный момент в г р уп п е младших разрядов б.

На вход узла 9 съема кода группы старших разрядов 7 синхронизированный импульс с узла 4 подается через дополнительный логический формирователь 10.

Если синхронизирующий импульс происходит в течение второго полупериода выходного сигнала гру ппы б младших разрядов (являющегося входным для группы 7 старших разрядов), то он передается на вход узла 9 без задержки; если же импульс приходит в течение первого полупериода, выходного сигнала группы младших разрядов, то он передается на вход узла 9 с задержкой до второго полупериода выходного сигнала группы младших разрядов. Таким образом, съем кода числа с группы 7 старших разрядов происходит во втором полупериоде входного сигнала данной группы, когда по условию все переходные процессы в группе уже закончились и код может быть снят без ошибки. При поступлении импульса на вход узла 9, на его выходных шинах 5 формируется код числа, содержащегося в старших разрядах. Задержка съема кода старших разрядов до второго полупериода входного сигнала группы не вносит ошибки, так как счетные импульсы приходят на вход группы один раз в период входного сигнала, а в интервале между ними других счетных импульсов не поступает.

Раздельный счет кода с групп младших и старших разрядов обеспечивает высокую точность съема и в тех случаях; когда максимальное время установления комбинации во всех разрядах делителя превышает период сигнала задающего генератора. Поэтому можно строить делитель-счетчик по самой экономичной и надежной схеме с последовательным переносом единицы из младших разрядов в старшие; при этом частота входного сигнала при переходе к старшим разрядам снижается, а требования к их быстродействию уменьшаются. В большинстве случаев достаточно разделить разряды на две группы, так как уже пять двоичных разрядов в младшей группе снижают частоту входного сигнала старшей группы в 2" =32 раза. Но это значит, что в старшей группе необходимые условия будут выполняться для 5X32=160 двоичных разрядов того же быстродействия, что и младшие, или для 32 разрядов, имеющих в 5 раз мень370729 шее быстродействие. Очевидно, этого вполне достаточно в большинстве практических случаев (25 — ЗО разрядов) . Очевидно, реализация узлов уотройствва технических трудностей не вызывает.

На фиг. 2 приведен пример реализации устройства на трипгерах 11, логических схемах

«И» 12, «ИЛИ» 18, и формирователях 14 импульсов задан ной длительности. Форми рователи 14 формируют импульсы с длительностью, меньшей половины периода сигнала задающего генератора. Это позволяет избежать съема ошибочных кодов. Делитель-счетчик 2 состоит из последовательно запускаемых по счетному входу триггеров 11, узлы съема кода состоят из двухвходовых схем «И». Узел 4 синхронизации состоит из триггера ll, схемы «И» 12 и формирователя 14. Формирователь 10 состоит из триггера 11, схем «И» 12, «ИЛИ» 18 и формирователя 14.

Если сигнал на вход дополнительного логического формирователя 10 поступает в течение второго полупериода сигнала группы б младших разрядов, то он проходит на выход дополнительного логического формирователя

10 через схему «И» 12, схему «ИЛИ» 13 и формирователь 14 практически .без задержки.

Если же он приходит в течение первого полупериода, то поступает через схему «И» 12 на вход триггера 11 и переводит его в единичное состояние. С выхода триггера сигнал подается на схему «И» 12, на выходе которой будет сфор мирован сигнал лишь во втором полупериоде, когда на ее втором входе также будет единичный сигнал. Он подается на выход через схему

«ИЛИ» И и формирователь 14 и одновременно сбрасывает триггер в исходное состояние.! аким образом, схема всех узлов достаточно проста и надежна. Объем оборудования loволнительного логического формирователя N незначителен, и схема многоразрядного дели5 теля предельно проста по сравнению с требуемым при таких же условиях в известных устройствах делителем с параллельным за пуском всех разрядов.

При работе на предельных частотах, когда

10 задержка в одном разряде соизмерима с половиной периода сигнала задающего генератора, в группе младших разрядов следует использовать параллельный перенос. При малом числе разрядов (3 — б) это незначительно усложняет

15 устройство, но обеспечивает нормальный режим работы для группы старших разрядов.

Предмет изобретения

20 Устройство съема кода с регистра делителясчетчика, содержащее делитель-счетчик, узел синхронизации импульса команды съемом кода, узлы съема кода, присоединенные к разрядам делителя, и логические схемы, отличаю25 и ееся тем, что, с целью повышения надежности и точности устройства, снижения требова ния к быстродействию элементов и узлов делителя, оно содержит дополнительный логический формирователь, при этом вход узла съеЗО ма кода группы младших разрядов соединен с выходом узла синхронизации, вход узла съема кода группы старших разрядов подключен к выходу узла синхронизации через дополнительный логический формирователь, второй

35 вход (входы) которого соединен с выходом (выходами) группы младших разрядов делителя-счетчика. завопя

Г

Фиг. 3

Составитель Д. Голубович

Техред Т. Курилко

Редактор А. Батыгин

Корректор Н. Аук

Типография, пр. Сапунова, 2

Заказ 1198/! 1 Изд. № 298 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5