Патент ссср 374585

 

374585

ОП ИСАН ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 22.11.1971 (№ 1631270/18-24) с присоединением заявки №

Приоритет

Опубликовано 20.111.1973. Бюллетень № 15

Дата опубликования описания 20ХП1.1973

M. Кл, G 061 15/36

Комитет пе делам изобретений и открытий при Совете Мииистров

СССР

УДК 681.323:519.2i(088.8) Автор изобретения

P. М. Акчурин

Заявитель

Главный информационно-вычислительный центр

ДАТЧИК СЛУЧАЙНЫХ ЧИСЕЛ

Изобретение относится к специализирован ным средствам вычислительной техники, предназначенным для выработки случайных чисел с .нормальным законом распределения.

В известных устройствах применяются схемы формирования, равномерно распределенных случайных чисел (РСЧ), в которых выходные числа сии маются последовательно одно за другим.

При необходимости формирования нормально распределенного случайного числа (НСЧ) требуется использовать цифровую вычислительную машину (4ВМ), которая последовательно одно за другим суммирует эти равн омерно распределенные числа для получения одного н ормально распределенного числа.

Целью предлагаемого изобретения является создание автономного датчика нормально распределенных случайных чисел (дНСЧ),,который вырабатывает НСЧ без ЦВМ, в результате чего сокращаются оборудование и время для полу.чения НСЧ.

Эта цель достигается тем, что множество

РСЧ с датчика случайных чисел (содержащего формирователи случайных последовательностей с генератором шума, клапаном и триггером, узлы совмещения с четырьмя входами, содержащие по две схемы совпадения, входы которых связаны со входами собирательной схемы, причем в нем узлы совмещения объединены в матрицу, одна из строк и один из столбцов которой образованы формирователями случайных последовательностей, при этом два входа различных схем совпадения любого узла совмещения подключены к соответствующему формирователю в столбце) подается на .входы дешифратора НСЧ, состоящего из н ескольких ступеней дешифрирования РСЧ и од,ной схемы сквозного переноса, причем выходы

10 переносов какого-либо разряда нулевой ступени дешифрирования подсоединены ко входам нескольких старших разрядов первой ступени дешифрирования, выходы переносов какого-либо разряда первой ступени — ко входам н е15 скольких старших разрядов второй ступени и т. д. до последней ступени, выходы которой подсоединены к схеме сквозного переноса; при этом входы первого разряда дешифратора подсоединены к выходам всех первых разрядов

20 матрицы узлов, совмещения датчика случайных чисел, входы второго разряда дешифратора— к выходам всех вторых разрядов матрицы и т. д. до последней ступени. В дешифраторе производится одновременное преобразование

25 этого множества чисел в одно НСЧ.

Блок-схема предлагаемого устройства представлена на фиг. 1.

Из регистров формирователей случайных последовательностей (ФСП) l и 2 случайные

30 последовательности подаются на матрицу 3 уз,374585 лов совмещения, в которой из этих последовательностей образуются «и» т-разрядных РСЧ (РСЧь PCS,..., РСЧ„). С выходов матрицы 3 эти числа подаются на входы дешифратора 4, в котором множество РСЧ преобразуется в одно НСЧ.

В качестве дешифратора используется устройство сложения РСЧ в многорядовом коде.

Принцип работы дешифратора заключается в следующем. При одновременном суммировании (преобразовании) слагаемых РСЧ,на дешифраторе происходит поступенчатое формирование переноса из j-го разряда i-й ступени не только в (j+I)-й разряд (i+1)-й ступени, как при обычном суммировании двух или трех слагаемых, а сразу в несколько старших разрядов.

Поступенчатое формирование переносов заканчивается в последней ступени дешифрирования, в которой число выходов в любом разряде не превышает двух, 3а последней ступенью,,как и .при обычном суммировании, следует схема сквозного переноса (ССП).

На фиг. 2 представлена функциональная схема дешиф,ратора для сложения шести пятиразрядных чисел.

На вход первого разрядного дешифратора

0 нулевои,ступени 41 Бодаются 1-е разряды всех шести слагаемых (С1, С, С3, С4, Св, Св), о на вход 42 — 2-е разряды всех шести слагаемых и т. д. до т-го разряда (в рассматриваемом примере — т = 5), на входы которого подаются т-е разряды всех и-слагаемых в (нашем случае и = 6) .

Цифры на выходах разрядных дешифраторов обозн ачают число единиц на его входе, при наличии которых появляется единица на данном выходе, например, если на входе 4, пять из шести слагаемых будут иметь единичные значения, то появляются единицы на выходах «4» и «1» этого дешифратора.

Следует отметить, что оборудование разрядных дешифраторов резко сокращается при построении их на многотактных элементах.

Как видно из функциональной схемы на фиг. 2,,первая ступень является последней,, так как число выходов в любом разряде этой ступени не превышает двух. После этой ступени,на соответствующие разряды схем 5 сквозного переноса (5з, 54, ..., 57) подаются должным образом поразрядная сумма j-го разряда

S;, поразрядный перенос из j-ro разряда Р; и сквозной перенос из j-го разряда СП;. На выходе ССП получается одн орядовый код

НСЧ.

Последняя, ступень определяется последовательным логарифмированием числа слагаемых на входе каждой ступени. Так, например, при числе:слагаемых и =- 20 последней ступенью будет вторая.

Причем логарифмирование ведется до ближайщего к результату меньшего целого числа.

Ниже приводится пример сложения шести пятиразрядных чисел в многорядовом коде.

Как уже отмечалось, |последней ступенью при шести слагаемых является 1-я ступень.

Пример. Сложить шесть следующих пятиразрядных чисел; 11111, 10101, 01001, 10010, 11011, 01010.

Таблица сложения в многорядовом коде.

Количество единиц на входе разряда

Номер ступени дешифриро15 вания

3 2

03

4

04

2

14

4

2в

Р5

0

0-я

1-я

ССП

20 Сумма

Проверка: 11111

10101

01001

10010

11011

111100

П р и м е ч а и и е: Индекс над цифрой в таблице сложения обозначает. номер разряда дан35 ной ступени, для которого «запоминается в уме» единица в этом разряде.

Предмет изобретения

Датчик случайных чисел, содержащий формирователи случайных последовательностей, узлы совмещения, объединенные в матрицу, одна из вертикальных и одна из горизонталь45 ных шин которой соединены с формирователями случайных последовательностей, отличаюи1ийся тем, что, с целью сокращения времени для выработки нормально распределенных случайных чисел, ов содержит дешифратор

50 нормально распределенных случайных чисел с промежуточными дешифраторами исходных случайных чисел и схему сквозного переноса, причем выходы переносов каждого разряда . предыдущего промежуточного дешифратора

55 подключены ко входам группы старших разрядов последующего дешифратора, выходы последнего промежуточного дешифратора соединены со входами схемы сквозного переноса, каждая группа разрядных входов дешифрато60 ра соединена с выходами одноименных разрядов матрицы узлов совмещения.