Патент ссср 379981

 

3799 8I

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союв Советским

Социалистическим

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 30.ill.1972 (№ 1765702/26-9) с присоединением заявки №вЂ”

Приоритет

Опубликовано 20.1Ч.1973. Бюллетень № 20

Дата опубликования описания 25.VI.1973

M. Кл. Н 03k 13/17

Комитет по делом изоорвтвиий и открытий при Совете Министров

СССР

УДК 681.325 (088.8) 1

„ПМББ и .:.

Авторы изобретения

Г. Г. Живилов и Э. П. Тихонов

Заявитель

ПРЕОБРАЗОВАТЕЛЪ НАПРЯЖЕНИЯ В ЦИФРОВОЙ КОД

Изобретение относится к цифровой электроизмерительной технике и может быть использовано в преобразователях напряжения в цифровой код.

Известен преобразователь н апряжения в цифровой код, содержащий сравнивающее устройство, соединенное с устройством управления цифро-аналоговым преобразователем, состоящим из дискретного делителя с измерительными ключами, двух разнополярных источников образцового напряжения и сумматора, счетчик и реверсивный счетчик, подключенный к логическому устройству.

Наличие довольно громоздкого дополн и= тельного цифро-аналогового преобразователя является недостатком известного устройства, увеличивающим погрешность измерения и снижающим его надежность.

Предложенное устройство отличается от известного тем, что с целью повышения надежности и точности в него введен блок задания кода ошибок восстановления, параллельные выходы которого соединены с параллельными входами сумматора, а его управляющие входы соединены с выходами логического устройства.

В результате этого исключена аналоговая часть дополнительного цифро-аналогового преобразователя и введены логические схемы, позволяющие построить на триггерах регистра памяти основного цифро-аналогового преобразователя сумматор, который дополнительно может выполнять функции регистра памяти. При этом в сумматоре должны быть

5 предусмотрены схемы, записывающие в него максимальные положительное и отрицательное число при переполнении сумматора в момент алгебраического сложения кода измеренного значения сигнала с кодом заданной

10 ошибки восстановления.

На чертеже показана функциональная схема предлагаемого устройства.

Преобразователь работает следующим обр а.зом.

15 Под действием сигнала «пуск» схема устройства переходит в начальное состояние (сбрасывается) и производится измерение сигнала У„поразрядным уравновешивающим в момент времени t . B измен .нии сигнала U

20 участвуют сравнивающее устройство 1, устройство управления 2 и цифро-аналоговый преобразователь 8, состоящий из дискретного делителя 4 с измерительными ключами, двух разнополярных источников образцового на25 пряжения 5 и б, регистра памяти — сумматора 7. Регистр памяти сумматор 7 выполняет практически две функции. Его схема оказывается ненамного сложнее схемы регистра памяти, так как указанный узел выполнен на

30 одних и тех же триггерах.

379981

После окончания измерения сигнала У„в момент компенсации выполняется условие

Uõ (t) = 10 (t) где Uо — напряжение на выходе дискретного делителя 4 цифро-аналогового преобразователя 8.

Код напряжения Up(t) после измерения хранится в регистре памяти сумматора 7 цифро-аналогового преобразователя 8.

После первоначального сброса схемы прибора в реверсивном счетчике 8 записывается максимальное число >m» соответствующее минимальному интервалу квантования Тп, „.

С окончанием измерения входного сигнала

U (t) сигналом с устройства управления 2 происходит перезапись кода реверсивного счетчика 8 в счетчик 9 и с выхода устройства управления 2 на выход счетчика 9 поступают тактовые импульсы. В результате этого, в момент времени t+Tmin на выходе счетчика 9 образуется сигнал, который поступает в устройство управления 2, По этому сигналу определяется з нак приращения текущего значения сигнала U, т. е.

Ux(t) = Uo(t) сравнивается с U„(t+Tmm).

В случае, если U(t) = Uo(t) (И(1+ Тт,п), то от сравнивающего устройства 1 через устройство управления 2 и логическое устройство 10 подается сигнал «1» на шину сложения регистра памяти сумматора 7. На следующем такте, т. е. в момент времени t+Tmm+At, где

At время, равное длительности одного такта преобразователя, к коду напряжения Up(t) прибавляется код из блока задания кода ошибок восстановления 11. В результате этого к напряжению Уо® прибавляется н апряжен ие заданной ошибки восстановления входного сигнала AUo, и на выходе дискретного делителя фиксируется напряжение Up (t) +

+ЛUO

Блок задания кода ошибок восстановления

1l управляется кодом извне или клавишным переключателем вручившую.

Сигнал суммирования кодов напряжения

U и ошибки восстановления входного сигнала подается из логического устройства 10 в блок 11. На этом же такте и момент времени г+Т м+М с помощью сравнивающего устройства 1 сравниваются напряжения U;(t+

+Tmin+At) и Up+AUo.

В случае, если U(t+Tmip+At) ) Up+AUo, то на этом же такте сиги алом от сравнивающего устройства 1 через устройство управления 2 и логическое устройство 10 формируется сигнал в рев рсивный счетчик 8 на «Сложен ие», т. е. на уменьшение интервала квантования Т на величину Л1.

Однако в исходном состоянии в реверсивном счетчике 8 было записано число IVm», соответствующее минимальному интервалу квантования Т,„;, поэтому после этого всегда выполняется условие Ух(1+Тп и+Я (Up+

+ ЛУО, и в реверсивный счетчик 8 будет подаваться сигнал на «Вычитание»,т. е. н а увеличение интервала квантования Т, на величину. At.

15 го

После подачи сигнала в реверсивный счетчик 8 на изменение интервала квантования устройство управления 2 вырабатывает сигнал, соответствующий времени начала следующего измерения входного сигнала U . Затем следуют процессы формирования интервала квантования Т, определения знака и величины приращения текущего значения измеряемого сигнала, U„, коррекция интервала квантования Т и т. д.

В случае, если UÄ (t) = Uo (t) ) U„(t+ Tmin) то в момент времени t+T„+At от кода напряжения Uo вычитается код ошибки восстановления входнсго сигнала ЛУО т. е. из логического устройства 10 поступает сигнал «1» на шину вычитания регистра памяти (сумматора 7 и затем на следующем такте в момент времени t+ Т -1- At происходит вычитание названных кодов.

На этом же такте производится сравнение напряжений

i1.,Ы+ У ш1„+ At) с UÎ- AUÎ

HpH Up(t+ Тш +М) (Up — AUp от сравнивающего устройства 1 через устройство управления 2 и логическое устройство 10 формируется сигнал в реверсивный счетчик 8 на

«Сложение», т. е. на уменьшение интервала квантования Т на величину At, а при U (t+

@T„pA ) Уо-1-ЛУо происходит увеличение интервала квантования Т на величину At.

Итак, начало первого измерения определяется временем прихода сигнала «Пуск», а начала всех последующих измерений будут изменяться в соответствии с изменением числа

N на реверсивном счетчике 8.

В предлагаемом преобразователе можно легко осуществить адаптивное квантование с относительной ошибкой восстановления.

Для этого достаточно переписать измененное значение из регистра-сумматора 7 с соответвующим сдвигом (что равносильно делению кода на некоторое число) в блок 11.

Аналогично реализуется алгоритм адаптивного квантования с функциональной зависимостью кода ошибки восстановлению от величины интервала квантования с той лишь разницей, что код будет переписываться из реверсивного счетчика 8 в блок 11.

Предмет изобретения

Преобразователь напряжения в цифровой код, содержащий сравнивающее устройство, соединенное с устройством управления цифроаналоговым преобразователем, состоящим из дискретного делителя с измерительными ключами, двух разнополярных источников образцового напряжения и сумматора, счетчик и реверсивный счетчик, подключенный к логическому устройству, отличающийся тем, что, с целью повышения надежности и точности преобразования, в него введен блок задания кода ошибок восстановления; параллельные выходы которого соединены с параллельными входами сумматора, а его управляющие входы — с выходами логического устройства.

379981

Составитель А. Белов

Техред Г. Дворина

Корректор Н. Аук

Редактор В. Левитов

Типография, пр. Сапунова, 2

Заказ 1729/15 Изд. № 1421 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, K-35, Раушская наб., д. 475