Распределитель импульсов

 

О П И С А И V, Е ЗВИ67

МЗОЬРЕ7ЕР ИЯ, Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 04.1.1972 (№ 1735970/26-9) М. Кл. Н 03k 17/16 с присоединением заявки ¹â€”

Приоритет

Опубликовано 15Х.1973. Бюллетень ¹ 21

Дата опубликования описания ЗОХ11.1973

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681 3 055(088 8) Авторы изобретения

В. А. Коломенский, Ю. И. Маленкин и В. Н. Свирин

Заявитель

РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

Изобретение относится к дискретной автоматике, вычислительной технике.

Известны распределители импульсов, содержащие счетчик и дешифратор.

Однако в известных распределителях импульсов на выходах дешифратора возникают помехи во время переходных процессов в счетчике. Для устранения ложного срабатывания дешифратора нужны сложные дополнительные устройства либо тактовая сетка, что вызывает необходимость в дополнительном генераторе импульсов, сложных формирователях тактовых импульсов и синхронизации входной и тактовых частот.

Сущность изобретения заключается в том, что предлагаемый распределитель содерж.:и схему «Запрет» и формирователь импульсов разной длительности, один выход которого подключен к управляющему входу схемы «Запрет», другой — ко входу счетчика и основному входу схемы «Запрет», а выход схемы

«Запрет» подключен к общей шине дешифратора, что позволяет запрещать импульсы с выходов дешифратора до окончания переходного процесса в счетчике, повышает помехоустойчивость, не требует специального

-енератора и формирователя тактовых импульсов, исключает необходимость в синхронизации и упрощает схему.

На чертеже изображена схема предлагаемого распределителя импульсов.

Распределитель содержит формирователь 1 со входом 2 и выходами 3 и 4, схему «Запрет»

5 5 со входами б и 7 и выходом 8, счетчик 9 со входом 10 и дешифратор 11 с общей шиной 12.

Выход 8 формирователя (с меньшей длительностью импульсов) связан со входом б

10 схемы «Запрет», выход 4 (с большей длительностью импульсов) — со входом 7 той же схемы и входом счетчика. Выход схемы «Запрет» связан с общей шиной дешифратора.

Когда па вход формирователя приходит

15 импульс, на обоих выходах одновременно начинают формироваться импульсы, один из которых — с меньшей длительностью — поступает па управляющий вход б схемы «Запрет», другой — с большей дискретностью — на ее

20 вход 7 и одновременно на вход счетчика 9.

Импульсы с выходов счетчика 9 на вход дешифратора ll пе поступают, так как на выходе схемы «Запрет» 5 нет открывающего импульса ца общую шину дешифратора 11.

25 ПО Око!икании !импульса с Выхода 8 формирователя импульс с выхода 4 поступает на общую шипу дешифратора через схему

«Запрет». К этому моменту заканчивается перенос в счетчике 9, что исключает ложное

30 срабатывание дешпфратора. Таким образом

381167 двухкаскад»а каждый

Составитель А. Дедюхин

Техред T. Миронова

Корректор И. Божко

Редактор Б. Федотов

Заказ 2044/15 Изд. л1 499 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 отпадает необходи:ность в специальной тактовой сетке, синхронизации генераторов входной и тактовой частот, что значительно упрощает устройство.

Формирователь может быть ным — по одному транзистору каскад.

Предмет и зоб ретения

Распределитель импульсов, содержащий счетчик и дешифратор, входы которого подсоединены к выходам счетчика, отличающийся тем, что, с целью повышения помехоустойчивости и упрощения схемы синхронизации, с н содержит схему «Запрет» и формирователь

5 импульсов разной длительности, один выход которого подключен к управляющему входу схемы «Запрет», другой — ко входу счетчика и основному входу схемы «Запрет», а выход с:емы «Запрет» подключен к общей шине

10 дешифратора.

Распределитель импульсов Распределитель импульсов 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано для включения и отключения трехфазной нагрузки

Изобретение относится к автоматике и вычислительной технике и предназначено для выполнения функций адресной коммутации на два цифровых информационных выхода с уровнем транзисторно-транзисторной логики множества входных цифровых дифференциальных сигналов в сложной помеховой обстановке

Изобретение относится к автоматике и вычислительной технике и предназначено для выполнения функции адресной коммутации на два цифровых информационных выхода с уровнем транзисторно-транзисторной логики множества входных цифровых дифференциальных (разностных) сигналов любого двухполярного двухуровневого или трехуровневого самосинхронизирующегося последовательного двоичного кода и может быть использовано, например, при построении многоканальных устройств для ввода информации в системах проводной цифровой связи

Изобретение относится к области электротехники и может быть использовано в силовых преобразователях высокой мощности, таких как биполярный транзистор с изолированным затвором (IGBT)

Изобретение относится к управлению работой электронных вентилей, имеющих изолированный затвор, в частности к управлению работой биполярного транзистора с изолированным затвором (БТИЗ)

Изобретение относится к области электротехники и может быть использовано в коммутационной схеме управления потребителем (М) электроэнергии с мостовой схемой
Наверх