Библиотека

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Свита Саветсиил

Социалистических

Республии

Зависимое от авт. свидетельства №вЂ”

Заявлено 23,V1.1970 (№ 1451957118-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 23Х.1973. Бюллетень № 23

Дата опубликования описания 05.IX.1973.Ч. Кл. G 06 15,:36

Комитет по делам изобретений и открытий при Совете Министров

УДК 681.333:519.2 (088.8) Автор изобретения и .ЕСОЮЗНАЯ

11 г:.,;.;: 1) - -,чЦпЦЩц ! ьИВЛИОтяКА

В. В. Губарев

Новосибирский электротехнический институт

Заявитель

СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР

Изобретение относится к вы1ислительной и измерительной технике.

Известны статистические анализаторы, содержащие два амплитудных ограничителя, настроенных на нулевой уровень сра батывания, одноразрядный многокаскад ный сдвиговый регистр, группу дешифраторов соответствия, группу накопителей и синхронизатор.

Однако из|вестный анализатор имеет малые функциональные возможности — только нахождение оценки корреляционных функций по полярному выборочному шаговому алгоритму.

Первая цель изобретения — расширить функциональные возможности, обеспечив вычисление оценок одномерных интегральных и дифференциальных законов распределения путем допустимого усложнения устройства.

Это достигается тем что, в каждый из двух входных каналов введен сумматор, на один вход которого подается анализируемый сигнал, а ко второму входу подключен выход цифро-аналогового преобразователя, подключенный к своему двоичному счетчику; к выходу сумма тора подключены входы исходного ограничителя и дополнительного, уровень срабатывания которого равен:по модулю абсолютному значению ступеньки напряжения на выходе преобразователя; выход исходного ограничителя подклктчен к одному входу cue= мы совпадения с триггерным ьыходом и к одному входу переключателя вида оцениваемого закона; к второму входу переключателя

5 подключен выход схемы совпадения, к второму входу которой подключен выход дополнительного ограничителя, выход:переключателя, расположенного в первом входном канале, подключен ко входу сдвигового регистра; вы10 ход переключателя во втором входном канале подключен к входу первой за похтинадотцей ячейки, выход которой подключен к объединенным входам дешифраторов соответствия, а цепь запуска вместе с цепью сдвига регист15 ра подключены к первому выходу синхронизатора, к двум другим выходам которого подключены входы счетчиков; выходы счетчика в каждом канале подключены к об.ьединенным входам цифро-аналогового преобразова20 теля и дешифрирующей матрицы, каждый выход которой через схему совпадения связан с входом накопителя одной из двух дополнительных групп накопителей, второй вход схем совпадения, подключенный первым

25 входом к выходам матрицы, объединен и подключен к единичному выходу второй (третьей) запоминающей ячейки, вход которой подключен к выходу переключателя, расположенного в том же .канале, а цепь запуска—

30 к входу счетчика, причем порядок следования

383057 импульсов на выходах синхронизатора определяется ре>кимом работы анализатора. 1 акое выполнение анализа тора:позволяет существенно расширить не только его функциональные возможности, но и область использования при нахождении оценок корреляционных функций за счет полученнои при этом возможности находить оценки корреляционных функций по известному полярному алгоритму с дополнительными дискретными по уровню сигналами, имеющими равномерный закон распределения.

Вторая цель предлагаемого изобретения— обеспечить получение оценок условных и двумерных законов распределения при временном сдвиге между отсчетами, меняющемся в

Ie>. же пределах, что и при нахождении оценок корреляционных функций.

Это достигается тем, что к схемам совпадения, включенным между выходами матрицы и входами, накопителей во втором входном канале, добавлен третий вход, а анализатор дополнительно содержит переключатель .каскадов регистра на число направлений, на единицу большее числа каскадов регистра, причем третий вход схем совпадения объединен и подключен к выходу переключателя,,нулевой вход которого подключен к объединенному второму входу данных схем совпадения, а остальные входы объединены между собой и с целью сдьига в регистре.

Влок-схема предлагаемого устройства изображена на черте>ке.

Первый сумма гор 1 включен .в первом входном канале "àê,,ч"î ila один его вход поступает один пз анализируемых сигналов, например х(1), а ко второму входу подключен выход цифро-аналогового преобразователя 2.

Выход сумматора 1 подключен к объединенным входам ограничителей: исходного 8, .настроенного на нулевой уровень срабатывания, и дополнительного 4, уровень срабатывания которого равен по модулю абсолютному значению ступеньки напря>кения Hai выходе преобразователя 2. Выход ограничителя 8 подключен к одному входу схемы 5 совпадения с триггерным выходом и,к одному входу переключателя б вида оцениваемого закона.

Второй вход схемы 5 совладения подключен к выходу ограничителя 4, а выход — ко второму входу переключателя 6, выход которото подключен к объединенным входа м запоминающей ячейки 7 и сдвигового регистра 8.

К входам преобразователя подключены выходы двоичного счетчика 9, которые также подключены ко входам дешифрирующей матрицы 10. К каждому выходу матрицы 10 подключена одним входом одна из схем совпадения группы 11, вторые входы которых объединены и подключены к выходу запоминающей ячейки 7. К выходу каждой схемы группы 11 подключено по одному накопителю дополнительной группы 12. Вход счетчика 9 объедине н с целью записи ячейки 7 и подключен к одному выходу синхронизатора 18.

l0

Лналогич но во втором входнс м канале> на который подается второй анализируемый сигнал, нааример g(t), включены вторые сумматор 14, цифро-аналоговый преобразователь

15, ограничители: исходный 16 с нулевым уроЕ3НеМ срабатывания II +Olio.I>II!TQльный 17, уровень срабатывания которого равен по моEE) лю абсолютноп1> значени1О ст> пеньки пряжения на выходе преобразователя 15, схема 18 совпадения с триггсрным выходом, переключатель 19, вторая запоминающая ячейка 20, двоичный счетчик 21, дешпфрирующая матрица 22, группа 28,1вухвходовых схем совпадения и дополнительная группа 24 накопителей. При этом вход счетчика 21, объединенный с цепью запуска ячейки 20, подключен ко второму выходу синхронизатора 18.

Выход переключателя 19 подключен ко входам ячейки 20 и е це одной запоминающей ячейки 25, выход которой подключен к объединенным входам дешифра торов соответствия группы 26, а цепь записи объединена с целью сдвига в регистре 8 и подключена к третьему выходу синхронизатора 18.

Второй вход дешифраторов группы 26 подключен к выходу соответствующего каскада регистра 8, а к выходу каждого дешифра торара подключен накопитель исходной группы 27.

Синхронизатор выполнен так, что импульсы на его трех выходах следуют в порядке, определяемом режимом работы устройства.

Для обеспечения второй цели схемы совпадения группы 28 являются трехвходовыми, а устройство дополнительно содер>кит переключатель каскадов регистра 28 на число направлений, на единицу большее числа каскадов регистра.

Два входа трехвходовых схем совпадения группы 28 включены так же, как и в акализаторе по и. 1, а третий объединен и подключен к выходу переключателя 28, а нулевой вход которого подключен к объединенным вторым входам схем группы 28, а все остальные входь1 — к выходам каскадов регистра 8.

Предлагаемый анализатор ра ботает в нескольких режимах, в каждом из которых находятся оценки различных вероятностных характеристик.

Рассмотрим первый режим — одновременно вычисляются оценки корреляционных функций и оценки Одномерных интегральчых знаков распределения.

Для этого переключатель 28 находится в нулевом (крайнее левое) положении. Переключатели 6 и 19 включены на выходы ограничителей 8 и 16 соответственно (ловернуты вверх). Период следования импульсов на выходе 29 синхронизатора 18 равен шагу задержки Лт отсчетов центрированного сигнала по первому входу (например, x(t) относительно отсчетов центрированного сигнала, поданного на второй вход (сигнал x(t) при нахождении собственных характеристик или сигнал g (t) при нахоядении взаимных ха383057

5 рактеристик), равного шагу изменечия аргумента оценки корреляционной функции.

Периоды И 0 и лг-.1 следования импульсов на выходах 80 и 81 синхронизатора 13 не кратны друг другу и периоду Л4 следования 5 импульсов на выходе 29 и много меньше посл едн его.

Во всех случа".õ находятся шаговые оценки Q" характеристики Q с помощью выборочного усреднения rlo времени в соответст- 10 вии с формулой: а ®1 а где nq — по;тоянныи коэффициент, выбираемый из условия несмещенно- 15 сти опенки, устанавливается коэффициентом передачи соответствующих накопителей;

qq (t) — нелинейное преобразова ние;

Nq — объем выборки, по которой про- 20 изводится усреднение; (T1 (1)) . — символ операции усреднения по времени с использованием У отсчетов.

При нахождении оценок корреляционных функций, получаемых HB выходе накопителей группы 27 в виде k точек R" (БАЛТ), 1;=О, 1, 2, ...k — 1 равноотстоящих вдоль аргумента с шагом ЛТ=М 9, нелинейная функция имеет 30

ВИД: (t) = sign (х(l — kA-.)+ S(t — АЛ=)1 sign p

X (у (/) + Л (1)1, где (— 1 при х(0, sign= ) 0 при х=0, 1,, +1 при х)0, 40

S(t) — сигнал на выходе преобразователя 2, перекрывающий диапазон — А, А изменения x(t);

Z (t) — сигнал на выходе преобразо- 45 вателя 15, перекрывающий диапазон — 1, А изменения

v(t);

1г=О, 1, 2...k — порядковый номер накопителя в группе 27, соответствую- 50 щий номеру каскада сдвигового регистра 8.

Операция получения зна сового сигнала реализуется ограничителями 8;t 1б, форми- 55 рующими единичный пли нулевой сигнал. Дешифраторы cooTBCTcTB!IH Выраоать1Ваlот сигнал, соотвсгствующий +1, если коды íà их входах совпадают, и — 1 в противном лучае.

Оценки шггегральных законов распределе- 60 ния F" сигналов x(t) и g(t) получаются соОтВетственно на Выходах накопите..lей Гр пп

12 и 24. Каждая из оценок получается в виде 2" равноотстоящих вдоль оси аргумента соответст1енпо через Л5 н AZ точек, г1е (i5 б

2Л AZ 2А

2 : — 1 2 - — 1 г11., r t — число разрядов счетчиков 9 и 21 соответственно.

Оценки 1," (х), например. получаются в в 1де точек F,. (— х;), где х; — уровень напряжения на выходе ЦАП-2, соответствующий . --.Ом . состояни1о счетчика, меняющийся чегсз . .,5 пр1 нз,leне Ни 1 от (1=0, 1, 2, ... 2" — 1)

B предел=.i (— Л, Л). Пол чсние Г,. " (— х;) на выходе i-того накопителя группы 12 обеспечивается за счет работы ограничителя 3 в соответствии с соотношением.

sign, (х(t,.)+х,) = (1 при x(t;)(х1, ), 0 при x(t) х,, где I ; -- моменты времени. соответствующие

i-тому соcl.оячию счетчика 9. При этом толь.:О на соттветству1оп1ем выходе матриць1 10 получается единичный сигнал, открывающий

coo TBpTcòâóþøóþ схему совпадения группы

11, в то время как на других выходах матрицы 10 будет нулевой сигнал. По второму же входу схемы совпадения группы 11 управляются в cooTBCTcTB!Iи с значением

sigIlI (х (1,+х;), поскольку запиcü в ячейку 7 производится с каждым импульсом, поступающим на вход счетчика 9, но спустя время срабатывания счетчика 9, ЦАП-2, сумматора 1, ограничителя 8 и схемы 5 совпадения.

Таким образом, на выходе накопителей групы 12 после,V циклов усреднения с шагом 2 - М-„будет получена оценка 2 : точек

1,. (х), равпоотстояших через Л/ Вдоль (— Л, А).

Рассмотрим второй режим — одновременно

Вычнсля1отся оценки W,- (х), W„ (у) одномерных дифференциальных законов распре,,еленпя. 0-..1 получаются на выходе накопителей гр пп 12 и 24 в виде 2 -,2 - точек равноотстоя1цпх Вдоль х, у с шагом AS u AZ соответственно. Ка выходе каждого i-того накопителя группы получается оценка W " (— x;+— Л5) 1=0, 1. 2, ...2 — 1 нли W»" (— у;+-ЛЛ), i =0, 1, 2, ... 2 - — 1. где плюс берется, если уровень срабатывания ограничителей 4 н 17 положите,!ен. знак минус — если jj poBpHb cp3батывання отрицателен. Прп этом в первом случае Входы схем совпадения 5 и 18 подкл1очены к единичному выходу ограничителей

4 и 17, а в другом — к нулевому.

В дан11ом *режиме переключатели б н 19 находятся внизу, т. е. включены на выходы схем совпадения 5 и 18.

В результате вместо sign!(x(t;)+x;). например, подается

0 np» x(t) = —,- AS;

1, 1 nptz x(t,.)< — x; AS, 383057

1 и р и х (t „— (k — 1) Л-) (— х, и у(.)(— у;

0 при других x(t„— (k — 1)Л и/или g(t,), >iF (t.j) = где 1„— момент времени, соответствующий началу и-ого цикла.

Это обеспечивает получение на выходе 2" накопителей группы 24 за N циклов вычисления оценок 2 - точек. F*(— х;; — у;; (k — 1)Лт);

i=const, k=const, j=0, 1, 2,...2 - — 1. Оценки Р" (— у;); (k — I) Лт/x(t) (— х, условных зако нов распределения могут быть получены аналогично увеличением коэффициента пере7 что и обеспечивает получение оценок одномерных плотностей вероятностей.

Рассмотрим третий режим — вычисление оце нок F (õ; у; т); F" (у; т/x(t) (х) двумерных и условных интегральных законов распре деления.

Указанные оценки получаются на выходе накопителей группы 24 в виде оценок 2 "- точек сечения по у при х= — х, i=const, т = (k — 1)Л/; k=const, где i=0, 1, 2, ... 2 — 1 — состоя ние счетчика 9, а k=1, 2,.../г— номер каскада регистра 8, к которому оказываается подключенным переключатель 28 в момент нахождения оценки указанного сечения.

В этом режиме переключатели б и 19 включены на выходы ограничителей 8 и 17.

Положение переключателя 28 изменяется в зависимости от нужного значения аргумента в соответствии с формулой т = (/г — 1)Лт. Переход от одного положения к другому осуществляется после того, как счетчик 9 побывает во всех состояниях, т. е. после того, как опорный сигнал примет все возможные в диапазоне (— А, А) значения.

Период Л49 следования импульсов на выходе 29 синхронизатора 18 равен Лт. На выходе 81 на ка ждый импульс с выхода 29 вырабатывается пачка из 2 - им пульсов, следующих с периодом Мз1 таким, что 2" М (Лт настолько, что y(t) за время 2" Л41 не должен изменяться сколько-нибудь существенно (не более чем на AZ/2).

Период Лцзр следования импульсов на выходе 80 равен Л4 — — N.Ëò+0, где N — объем выборки, по которой, находится оценка, 8 равна сумме времени регистрации всех точек оценки с выхода группы накопителей 24 и установки накопителей в исходное состояние.

Такая работа синхронизатора обеспечивает при включении переключателя 28 на выход

k-того каскада регистра 8 и i-том состоянии счетчика 9 поступление в каждом и-ом цикле длительностью Лт в j-тый на копитель группы

24 произведения

»g» (x(t„— (k — 1) Л-. + х,).sign, (у(/„+ у/)), т. е. в l-том накопителе будут усредняться значения

8 дачи накопителей группы 24 в (F, (— х;)) — раз.

Рассмотрим четвертый режим — вычисление оценок Р"" (х; у; т), W" (у; т/х) двумер5 ных и условных дифференциальных законов распределения.

Отличие данного режима от предыдущего— здесь переключатели б и 19 включены на выходы схем совпадения 5 и 18.

10 Поэтому, если счетчик будет в i-том состоянии, а переключатель 28 включен на выход

k-того каскада регистра, при /-том состоянии счетчика 21 в 1-тый накопитель группы 24 будут поступать значения

1 при х )1„— (k — 1) Л ) q (— х,; — х,+AS), l,y(tnjj) = — j g(tn) (-- (— у,; — у, - Л7), ) 0 при других х(1„— (k — 1) Л-.)

20 и, или у(1„), где g — символ принадлежности интервалу.

В результате после N циклов на выходе накопителей группы 24 будет оценка 2 -- то

25,, AS AZ чек Г» (— х; — —; — у,+--; (k — 1)Лт) при

2 2

i=const, k=const, j=0, 1, 2,...2 - — 1.

Оценки

30 W":; — у 1- —; (4 — 1) Л-./х(1) q Q

AZ

X х3= 2 х!Ь2 могут быть получены изменением коэффициента передачи накопителей группы 24 в т, -е 2 р ао.

Предмет изобретения

1. Статистический анализатор, содержащий синхронизатор, связанный со сдвигающим

45 регистром, соединенным поразрядно через входные дешифраторы с разрядными накопителями, а в каждом из двух каналов — первый и второй ограничители, подключенные к первым схемам совпа денпя, один из входов

50 и выход которых соединены с двумя неподвижными контактами переключателя на два положения; счетчики, соединенные входом с синхронизатором, а выходами подключенные к цифро-аналоговым преобразователям и де55 гпифра тору, каждый выход которого соединен с одним из входов гоуппы схем совпадения, выходы которых подключены к группам канальных накопителей, отличающийся тем, что, с целью получения оценок одномерных

60 интегральных и дифференциальных законов распределения, он содержит запоминающую ячейку, канальные запоминающие ячейки и в каждом канале сумматор, входы которого соединены соответствен о с источниками ис65 следуемых сигна. ï и выходами цифро-ана383057

28

Со-;. т..- В. ж

Тсхред Е. Ьорисова

Редактор О. Стенина

Корректоры: Л. Царькова и М. Гарцевич

Закан 2379;8 Изд. М 615 Тирык 647 Подписное

ЦИНИПИ Комитета по дедам изооретсний и открытий при Совете Министров СССР

Москва, К-35, Р":óøñêап наб., д. 4 5

Ттп ография, пр. Сап нова, 2 логовы преобразователей, а ВыхОд подключен к ка нальным ограничителям; основные входы канальных запоминающих ячеек соединены с подвижными контактами переключателей, а управляющие — подключены к выходам синхронизатора, выходы канальных запоминающих ячеек соединены со входом каждой схемы совпадения канальной группы; входы запоминающей ячейки соединены с подвижным контактом переключателя второго канала и синхронизатором, а ее выход подключен к выходным дешифраторам.

2. Статистический анализатор по п. 1, отличаюи1иися тем, что, с целью получения оценок условных и двумерных законов распределения, он содержит переключатель каска5 дов регистра с числом положений, на единицу большим числа каскадов регистра, неподВижные контакты которого соединены соотВетственно с разрядными, выходами регистра и выходом запоминающей ячейки второго ка10 нала, а подвижный контакт подключен к дополнительным входам схем совпадения группы второго канала.