2"-канальный коммутатор

 

",,абл отан :."

-383

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

2ll

Союз Ссеетскиз

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено 07.11.1969 (№ 1302625/26-9) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 23.Ч.1973. Бюллетень № 23

Дата опубликования описания 10.1Х.1973

М. 1:,л. Н 03k 17 00 комитет пе делам изобретений í открытий при Сосете Мииистрее

СССР

Автор изобретения

В. Б. Васильев

Заявитель

2"-КАНАДЬНЫИ КОММУТАТОР этом упомянутые основы имеют такую же структуру, как и полный коммутатор, у|помя. нутый вычислитель состоит из двоичных логи. ческих элеме-ITQB в узлах попарно скрещивающихся линий, верхняя линия одной строки матрицы соединена с нижней линией другой строки, в управляющий ввод логического элемента и одну линию столбца матрицы включена логическая ячейка «И», .выход когорой

10 связан с одной пз основ и соответствующими ячейками входного и выходного разрядов коммутатора, а управляющие вводы логических элементов соединены с упомянутым дешифратором для коммутатора и с вычислителем внешней основы для основы с меньшим числом коммутируемых каналов; кроме того, для упрощения вычислителя коммутатора, вычислитель содержит двоичные логические элементы с восемью входами, у которых в основ20 ном «выключенном» состоянии каждый вход связан с противолежащим, а Во втором <<Включенном» состоянии каждый нечетный вход соединен только с нечетным, а каждый четный— с четным.

25 На фиг. 1 представлена схема восьсгиканального коммутатора; »а фиг. 2 — схема матричного вычислителя для восьмнканальпого коммутатора; на фиг, 3 — схема двоичного логического элемента с восемью входами; на

Зо фиг. 4 и 5 — принципиальные схемы двух

Изобретение относится к лроводной связи, но может быть использовано в произвольных переключаемых сетях.

Известен 2"-канальный коммутатор разовой коммутации, состоящий из двухканальных двоичных переключающих ячеек, объединенных в группы (ocновы), содержащий схему управления с дешифратором:позиционного кода и матричным .вычислителем. Однако схема известного коммутатора не минимальна, что является существенным недостатком особенно .при его применении в кибернетических и других автоматически управляемых системах, где распределяется какой-либо агент не обязательно электрической, природы.

В предлагаемом 2"-канальном коммутаторе минимизация состава коммутатора достигается тем, что 2 " "— 1 ячеек образуют входной разряд и их входы являются входами коммутатора, причем один BI IxOë, каждой из них связан с одним входом одной из двух групп по

2 " основ коммутатора, состоящих из

2 " " (n — 2) +1 ячеек, .другой выход связан с одним входом, второй основы, свободный вход каждой основы является входом коммутатора, все выходы 2 " " ячеек, образующих выходной разряд, являются выходами комсмутатора, один вход каждой из 2 "ячеек связан с одним выходом одной основы, другой вход — с одним выходом второй основы, при

УДК 621,374.335.2(088.8) 3

383211 элементов Х и У>, из комбинации которых составляется двоичный логический элемент с восемью входами.

Устройство и работу 2"-канального коммутатора можно показать на примере восьмикаIIàëüíîãî коммутатора. Он состоит из трех ячеек 1, 2, 8 (п-3) входного разряда, четырех ячеек 4, б, б и 7 выходного разряда и двух основ 8, 9 (на фиг. 1 обведены пунктиром).

Каждая ячейка входного и выходного разрядов соединена с одной и другой основами.

Состояние коммутатора задается в виде числового кода, который поступает на входные зажимы дешифратора (па фиг. 1 — 5 не показан). С выходов последнего сигналы поступают на управляющие вводы определенных восьми из шестнадцати логических элементов 10 — 25 с восемью входами матричного вычислителя (имеющего вход 2б), расположенных в узлах шестнадцати скрещивающихся линий. Последние, группируясь попарно, образуют четыре строки и четыре столбца матрицы. Каждый логический элемент с восемью входами 27 — 84 в основном «выключенном» состоянии передает логическую единицу со входа 27 на вход 80, со входа 28 — на 88 и т. д. Во втором

«включенном» состоянии единица передается со входа 27 На входы 29, 81, 88, а со входа 28— на входы 80, 82, 84 и т. д.

Одновременно с прохождением сигнала управления через дешифратор, на вход 2б (см. фиг. 2) вычислителя подается логическая единица, которая, распространяясь по схеме, вынуждает осуществлять данную связь входа с выходом коммутатора через левую 8 либо через правую 9 основы, в зависимости от того, срабатывает или нет логическая ячейка «И» у данного логического элемента с восемью входами, В соответствии с этим выбором принимают нужное состояние ячейки входного и выходного разрядов коммутатора.

Реализуемость каждого заданного состояния коммутатора обеспечивается тем, что связи входа с выходом, попадающие в одну строку и один столбец, проходят обязательно через разные основы.

Предмет изобретения

1. 2"-канальный коммутатор разовой коммутации, состоящий из двухканальных двоичных переключающих ячеек, объединенных в группы (основы), содержащий схему управления с дешифратором позиционного кода и матричным вычислителем, отличающийся тем, что, с целью минимизации состава коммутатора, 1ð все входы 2 " "— 1 ячеек, образующих входной разряд, являются входами коммутатора, один выход каждой из ячеек связан с одним вхсдом одной из двух упомянутых 2 " " основ коммутатора, состоящих из 2 " ". (и — 2) +1 ячеек каждая, другой выход связан с одним входом второй основы, причем свободный вход каждой основы является и входом коммутатора, выходы 2 " " ячеек, образующих выходной разряд, являются и выходами коммутатора, один вход каждой из упомянутых 2 " " ячеек, связан с одним выходом одной основы, другой вход— с одним выходом второй основы, при этом упомянутые основы имеют такую же структуру, как и полный коммутатор, упомянутый вычислитель состоит из двоичных логических элементов в узлах попарно скрегцивающихся линий, верхняя линия одной строки матрицы соединена с нижней линией другой строки, в управляющий ввод логического элемента и одну линию столбца матрицы включена логическая ячейка «И», выход которой связан с одной из основ и соответствующими ячейками входного и выходного разрядов коммутатора, а управляющие вводы логических эле35 ментов соединены с упомянутым дешифратором для коммутатора и с вычислителем внешней основы для основы с меньшим числом коммутируемых каналов.

2. Коммутатор по п. 1, отличающийся тем, что, с целью упрощения его вычислителя, последний содержит двоичные логические элементы с восемью входами, у которых в îcíîâном «выключенном» состоянии каждый вход связан с противолежащим, а во втором «вклю45 ченном» состоянии каждый нечетный вход соединен только с нечетным, а каждый чети ы и — с четны м.

383211

Вх.rv и, гв фцз ., аьз с

Составитель В. Клюкин

Техред Л. Грачева

Редактор P. Солод

Корректор E. Миронова

Заказ 586 Изд. № 5111 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография № 24 Союзполиграфпрома, Москва, 121019, ул. Маркса — Энгельса, 14