Цифровой пропорционально-интегральный регулятор скорости электродвигателя
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
387336
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
Заявлено 08.1.1971 (№ 1612858/18-24) с присоединснием заявки №
Приоритет
Опубликовано 21 Vl.1973. Бюллетень № 27
Дата опубликования описания 23.Х1 1973
М. Кл. С 05Ь 11 26
G 05с1 13/00
Государственный комитет
Совета Министров СССР па делам изобретений и открытий
УДК 62 — 531.6(088.8) Автор изобретения
Ш. Ш. Клейман
Заявитель
ЦИФРОВОЙ ПРОПОРЦИОНАЛЬНО-ИНТЕГРАЛЬНЫЙ
РЕГУЛЯТОР СКОРОСТИ ЭЛЕКТРОДВИГАТЕЛЯ
Известны цифровые регуляторы, содержащие датчик импульсов, переключатель задания, делитель частоты, генератор стабильной частоты, фильтр постоянной составляющей и суммирующий усилитель, Однако эти регуляторы имеют большую инерционность и нестабильны.
Предлагаемый регулятор дополнительно содержит две схемы совпадения, регистр сдвига, формирователь длительности импульсов и два триггера, выходы которых подключены ко входам схем совпадения, которые соединены с формирователем длительности импульса, выходы которого подсоединены к параллельно подключенным входам импульсного интегратора и фильтра постоянной составляющей, соединенных с суммирующим усилителем через делитель частоты, связанный с переключателем задания скорости, а выход делителя частоты соединен со счетным входом одного из триггеров, выход которого подключен к одному из входов регистра сдвига, к другому выходу которого подключен генератор стабильной частоты, а первая и последняя ячейки регистра сдвига .подключены ко входам другого триггера.
Это позволяет увелить быстродействие и стабильность и упростить электрическую схему.
На фиг. 1 представлена функциональная схема цифрового пропорционально-,интегрального регулятора; на фиг. 2 — временная диаграмма регулятора.
Предлагаемый регулятор состоит из датчика импульсов 1, механически связанного с валом двигателя, делителя частоты 2, на который поступают импульсы от датчика 1, переключателей задания 8, которые определяют емкость делителя 2, триггера 4, делящего на
>0 два частоту с выхода делителя 2, регистра сдвига 5, на вход которого поступают сигналы с выхода триггера 4, кварцевого генератора б, подающего тактовые импульсы на регистр 5, триггера 7, на выходы которого поступают импульсы с первой и последней ячеек регистра 5, схем совпадения 8 и 9, на входы которых поступают сигналы от триггеров 4 и 7, формирователя длительности импульсов 10, приходящих со схем 8 и 9, импульсного интегратора 11 с накопительной емкостью, подключенной к выходам формирователя 10, фильтра 12, сглаживающего сигналы с выхода формирователя 10, делителей 13 и 14 управляющих сигналов, поступающих от интегратора 11 и фильтра 12, соединенных с переключателем 8, и суммирующего усилителя 15, на входы которого поступают сигналы от делителей 18 и 14.
Устройство работает следующим образом.
Зр Импульсы датчика 1, частота которыхпропор3&7336
Тг — — Тг з, Тг — тТкг го
Т, 25
t« — m Ткг+ ОО
Т,— m. Т«.
60 циональна скорости вращения двигателя, поступают на вход делителя частоты 2. С выхода делителя 2 поступают импульсы с периодом следования: где Т вЂ” период следования импульсов датчика 1, n3 — число, набранное на переключателях 8, соответствующее заданной скорости.
Эти импульсы поступают на счетный вход триггера 4.
Период Т4 следования сигналов с триггера 4 будет в два раза больше, Сформированные в импульсы передние фронты этих сигналов поступают на вход регистра сдвига б. С помощью кварцевого генератора б, подключенного к каналу тактовых импульсов частоты регистра 5, эти импульсы сдвигаются во времени, и на последней ячейке регистра они появляются сдвинутыми относительно переднего фронта импульсов с выхода триггера 4 на время где т — емкость регистра 5;
Т„„— период следования импульсов кварцевого генератора;
t0 — время между передним фронтом сигнала с выхода 1 триггера 4 и первым следующим за ним по времени импульсом с генератора б, который запускает первую ячейку регистра б.
Время tp — случайная величина, находящаяся в преде)1ах 0 (tp < Т.
Импульс первой ячейки регистра б, пришедший через время tp после запуска регистра, переключает триггер 7 в положение I, а импульс с последней ячейки переключает этот триггер в положение О. Таким образом, триггер 7 находится в положении 1 в течение времени:
Как видно из диаграммы на фиг. 2, на входе схемы совпадений 9 всегда будет импульс длительностью 10. КРоме того, пРи Т,д < Тг на выходе схемы совпадений 9 будут поступать еще и импульсы длительностью Тг — ТО),. Если же ТО), ) Т2, то на выходе схемы совпадений 9 появятся импульсы длительностью Т, — Тг.
С помощью формирователя 10 длительность этих импульсов увеличивается в А» раз. Формирователь 10 может быть выполнен по принципу заряда и разряда конденсатора с различными постоянными времени. При этом диаграммы напряжений У)о 2 и U» 2 на выходах формирователя 10 имеют вид, показанный на фиг. 2.
Суммарная длительность Т10 < импульсов на выходе 1 формирователя 10 равна:
Тго ) — Т,К, при T«)Т„.
7 )о — > — fTo+ (Т, — T«)IК„=
= (Т, — mT„,) К„при Т«(Т,.
На выходе I I формирователя 10 длительность Т» > импульсов равна: Т10 2 = 0 при т, <Т;
Ты i = (Т« — Т,) К„= (Т„,m + Т, — Т,) К„ при Т„)Т,.
Импульсы с выходов 1 и II формирователя 10 подаются на фильтр 12 и интегратор 11 со знаком «+» и « — » соответственно.
На выходе фильтра 12 выделяется напряжение U)2, равное среднему значению прямоугольных импульсов напряжений Uf» 1 и U» (на выходах 1 и II) с амплитудой Up, а за время усреднения, равное 2Т2
УО Т10 g — УО Т10 2 УО 11 2
2Т2 г
Учитывая, что
T = 1 = 3
f2 Л где f, и f2 — частота на выходе датчика 1, делителя 2 соответственно, напряжение
УО иг — тТкгг, - 12
2 23
Импульсы напряжения U20 2 и U» 2 поступает также на импульсный интегратор 11.
Напряжение на выходе интегратора 11 равно:
35 г
U„f0= к" I(n,— T„„f,)df, о где К11 — коэффициент интегратора 11.
40 Напряжения U44 и 042 подаются через делители 18 и 14 на управляющие обмотки суммирующего высокочастотного усилителя. Сопротивления делителей 18 и 14 подключаются к свободным галетам декадных переключате45 лей 8 таким образом, что суммарное сопротивление R делителя равно
У До
R г)3 где R))p — сопротивление делителя при l3
Токи управления 4 и 414 на выходе этих делителей будут равны в этом случае:
55 о 12 О
414 2< (nç >nT«f )
Яг
2о
Предмет изобретения
Цифровой пропорционально-интегральный регулятор скорости электродвигателя, содержащий переключатель задания, генератор ста65 бильной частоты, фильтр постоянной состав387336 ляющей, суммирующий усилитель, датчик импульсов и делитель частоты, отличающийся тем, что, с целью увеличения быстродействия, стабильности и упрощения регулятора, в нем дополнительно установлены две схемы совпадения, регистр сдвига, формирователь длительности импульсов и два триггера, выходы которых подключены ко входам схем совпадения, которые соединены с формирователем длительности импульсов, выходы которого подсоединены к параллельно подключенным входам импульсного интегратора и фильтра постоянной составляющей, соединенных с суммирующим усилителем через делитель частоты, связанный с переключателем задания скорости, а выход делителя частоты соединен со счетным входом одного из триггеров, выход которого подключен к одному из входов регистра сдвига, к другому входу которого подключен генератор стабильной частоты, а первая и последняя ячейки регистра сдвига подключены ко входам другого триггера».
387336
2 сУ
Ры2 2
Составитель Г. Романченко
Техред Т. Курилко Корректор Л. Чуркина
Редактор С. Авдеева
Типография, пр. Сапунова, 2
Заказ 282?/3 Изд. № 760 Тираж 780 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, K-35, Раушская наб., д. 4 5
