Многоканальный преобразователь параллельного двоично-п- ичного кода

 

387360

О П ИСФ1Н И Е

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик .

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

М. Кл. G 061 5/04

Заявлено 26.IV.1971 (№ 1648362/il8-24) с присоединением заявки №

Приоритет

Опубликовано 21 VI.1973. Бюллетень № 27

Дата опубликования описания З.XII.1973

Государственный комитет

Совета Министров СССР по долам изобретений и открытий

УДК 681.325.53(088.8) Автор изобретения

И. П. Дащенко

Заявитель

МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

ПАРАЛЛЕЛЬНОГО ДВОИЧНО-п.-ИЧНОГО КОДА

В ЧИСЛО-ИМПУЛЬСНЫЙ КОД

Изобретение относится к области автоматики и вычислительной техники и предназначено для одновременного преобразования нескольких параллельных двоично-и-ичных кодов (например, двоично- десятичных) в соответствующHp им число-импульсные коды.

Известен многоканальный .преобразователь параллельного двоичного кода в число-импульсный код, содержаший счетчик, регистр, динамическую вентильную цепоч ку, запоминающее устройство, элементы «ИЛИ» и задержки, управляющие триггеры- и вентили, cxeMiy сбор ки. Принцип преобразования основан на выра ботке кодов уставок для двоичного кода TBIK, что сумма устатки (х )т и вес разряда в i-ом такте преобразования (2 — ) созидают переполнение двоичного счетчи;ка.

Для преобразования двоично-п-,è÷íûõ кодов по известной схеме требуется преобразователь двоичпо-и-ичного кода в двоичный код.

П редложеппое устройство отличается тем, что содержит числовую линейку на.ферритовых сердечниках, шины за писи кодов уставок которой соединены с выходами соответствующих шин управления разрядами запоминающего устройства, а вторичные обмотки ферритовых сердечников число вой линейщики соединены со входами соответствующих разрядов двоичного счетчика. Это упрощает устройство за счет исключения промежуточного преобразователя двоично-и-ичного кода в двочиный код, уменьшения числа триггеров (вместо регистра использ уется счетчик) и использования только

5 одного формирователя импульсов управления разрядами за поминающего устройства.

На фиг. 1 изображена схема преобразователя; на фиг. 2 — временные дна граммы.

Преобразователь содержит генератор пм10 пульсов 1, три|ггеры 2 и 8, вентили 4 — 7, двоичный счетчик 8, элемент задерж ки 9 элементы «ИЛИ» 10 и 11, счетчи к циклов 12, элемент задержки 18, деш ифратор 14, запоминающее устройство (ЗУ) размером (m>(s) на

15 ячейках памяти 15 (на пример, на ферритовых элементах) для хранения s-разрядных двоично-и-ичных кодов, число которых равно m, i шинами счнтыван ия 1б (число таких шпп равно т и соответствует числу одновременно лре20 образуемых д воично-и-ичных кодов) и с шинами 17 управления разрядами, схему сбор ки

18, триггер 19 для распределения импульсов, числовую линейку 20 на ферритовых сердечниках с шинами 21 за писи кодов уставок и

25 вторичными обмотками 22, триггер 28 и вентиль 24 для выработки сигнала останова, выходные триггеры 25,,выходные вентили 26 и вход им пульсов за пуска 27.

Так как шины записи кодов уставок (заве30 денные по принципу «прошито — непрошито» на

387360

55

МОЯ тактов преобразования

Вес преобразуемого разряда

Код числовой линейки

2

8

П...ШП11

11... ПППО

П...ПП100

П...1П1000

П. .. П1ОПО п...попоо

П...1ОПООО

П...ОП00ОО

65

3 числовую линейщику) жестко связаны с шинами управления разрядами ЗУ (т. е. с шуринами управления считывания кодов), то появляется возможность за писать любой код уставки, соответствующий весу данного разряда преообразуемо|го кода. Таким образом, реализуется любая зависимость кода устатки от номера такта преобразования.

Преобразователь работает следующим образом.

Каждый такт преобразования можно подраз делить на два полута кта: исполнительный и подготовительный. Во время подготовительного полутакта элементы устройства устанаьливаются .в исходное состояние, соот ветствующее следующему та кту преобразования, Во время исполнительного полута кта происходит преобразование кодов. Работа начинается с нулевого такта, который состоит только из подготовительного полута кта. Им пульс запуска (фиг. 2, б) по входу 27 устанавливает триггер 2 в состояние «1». Тогда очередной импульс от генератора 1 (фиг. 2, а) .прой дeт через вентиль 4 (фиг. 2, в), установит триггер 2 в состояние «О», триггер 8 — в состояние, при котором вентиль 5 про пускает счетные импульсы от генератора 1, а счетчик 8 (фиг, 2,г), счетчик 12 (фиг. 2,д), триггер 19 (фиг. 2,е), триггеры 25 (фиг. 2, ж) и триггер 28 — в состояние «0». На этом подготовительный полутакт нулевого такта преабразавания за канчивается. Исполнительный полутакт первого такта преобразования (фиг. 2, з) начинается с импульса на выходе элемента задержки 18 (начальные импульсы полута ктов преобразования на временной диаграмме размещены в окружностях). Рассматривается сл учай, когда в первых разрядах кодов управляющих сигналов имеется, по крайней мере, одна «единица». Импульсный си гнал с выхода элемента задержки возбудит ту шину 17 управления разрядами ЗУ, которая соответствует коду

000...0 в счетчи ке 12, и соответствующую ей шину 21 числовой линейщики (фиг. 2,к), которая проходит внутри всех ферритовых сердечни ков. В результате в счетчике 8 будет установлен кад установки (х )тст=11...11. По шинам считывания 1б через схему сборки 18 (фиг. 2, л) на еди|ничные входы выходных триггеров 25 (фиг. 2,и) .поступят импульсы в тех каналах, код которых в первом разряде равен «1». Та к ка к рассматривается случай, когда хотя бы в одном разряде имеется «1», то на выходе схемы сборки 18 появится сигнал, который установит триггер 19 B состояние «1», когда вентиль б будет открыт (фиг. 2,е). После прохождения одного импульса (фиг. 2,н) наступит переполнение счетчика 8 и на его выходе появится импульс (фиг. 2,г), с которого начинается подготовительный полута кт первого та|кта преобразо-вания. Этот им пульс может быть задержан на элементе задержки 9 на время, достаточное для устойчивого прохождения счетных

4 им пульсов через выходные вентили 2б (фиг. 2, n). Им пульс с выхода счетчика 8 используется для установки в исходное состояние выходных триггеров 25 (фиг. 2,ж), триггера 19 (фи г. 2, е) и за.писи «1» в счетчик 12 (ф ит. 2, д).

Рассмотрим работу преобразователя во втором таете преобразования для случая,,когда ни в од нам из считываемых:кодов нет «1» в данном разряде, П ри поя вле ни и импульса на выхаде элемента задержки 18 (фиг. 2,з) возбуждается вторая щи на 17 управления разрядами ЗУ (в счетчике 12 — код 00...01) и соответствующая ей шина 21 числовой линейки (фиг. 2, к), которая проходит в нутри всех ферритовых сердечников, кроме сердечника младшего разряда, (в счетчике 8 будет установлен .код уставки (хД„,= 111...10). В этом случае на единичные входы триггеров 25 и триггера 19 сигналов не поступит. Очередной счетный им|пульс пройдет через вентиль 7 (фиг, 2, о) и элемент «ИЛИ» 10 и осуществит все апераци и,падготовительного полута кта для третьево такта преобразования, включая и установку двоичного счетчика 8 в нулевое состояние. На фиг. 2 изображена временная диаграмма для третьего такта преобра зования для разряда с весом 4. Работа преобразователя за ка нчивается по|дачей сигнала с последней шины 17 управления раз рядами ЗУ на единичный вход триггера 28, тогда в последнем такте преобразования импульс с выхода счетч и ка 8 или вентиля 7 пройдет через вентиль 24 и уста новит триггер 8 в состояние, при котором вентиль 5 будет закрыт.

Этот же им пульс может использоваться для выдачи си гнала об окончании цикла преобразования. Преобразование кодов может начи. наться и со старшего разряда. В этом случае должна быть соответствующим образом согласована кодировка шин 21 числовой линейщики с шинами 17 упра|вления разрядами ЗУ.

С помощью предложенного преобразователя мажино организовать любую зависимость между номером такта преобразования, весом преобразуемого разряда и кодом установки. Например, для преобразова ния д|воично- десятичного кода в число-импульсный код, числовую линейщику (для двух декад) необходимо прошить в соответствии с данными, приведенными в таблице.

387360

Фиг. 1

Предмет изобретения

Многоканальный преобразователь параллельного двоично-и-нчного кода в число импульсный код, содержащий генератор импулсов, выход которого соединен со входами первого и второго вентилей, выход первого вентиля соеди нен с нулевыми входами первого и второго триггеров, с шиной сброса счетчика циклов, с нулевым входом третьего триггера и со входом первого элемента «ИЛИ», выход первого триггера соединен со входом первого вентиля, выход второго триггера соединен со входом второго вентиля, выход второго вентиля соединен со входами третьего и четвертого вентилей, выход третьего вентиля соединен со входом двоичного счетчика и входами выходных вентилей, выход четвертого вентиля связан со входом второго элемента «ИЛИ», другой вход которого через первый элемент задержки соединен с выходом двоичного счетчи ка, выход второго элемента «ИЛИ» соединен со входами счетчика циклов, первого элемента «ИЛИ» и пятого вентиля, выход первого элемента «ИЛИ» соединен с нулевым входом четвертого триггера, с шинами сброса двоичного счетчика и выходных триггеров, и через второй элемент задержки — с управляющим входом дешифратора, информационные входы когорого соединены со входамн счетчика циклов, а выходы соединены с шп5 нами управления разрядами за|помпнающего устройства, шины считывания которого соединены через схему сборки, выполненную на ферритовом сердечнике, с еди ничными входами соответствующих выходных триггеров, вы10 ходы которых соединены со входами соответствующих выходных вентилей, выход схемы сборки связан с единичным входом четвертого триггера, выход последнего разряда дешифратора соединен с единичным входом третьего

15 триггера, выход которого через пятый вентиль соединен с единичным входом второго триггера, выходы четвертого триггера соединены со входами третьего и четвертого вентилей, оТгича ощийся тем, что, с целью упрощения уст20 ройства, оно содержит числовую линейку на ферритовых сердечниках, ши ны записи кодов уставок которой соединены с выходами соответствующих шин управления разрядами запоминающего устройства, а вторичные обмот25 ки ферритовых сердечников числовой линейщики соединены со входами соответствующих разрядов двоичного счетчика. зюзю

Фиг г

Составитель В. Игнатущенко

Техред Т. Курилко Корректор Л. Новожилова

Редактор С. Авдеева

Типография, пр. Сапунова, 2.": .каз 3210/5 Изд. ¹ 756 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )K-35, Раушская наб., д. 4/5

Многоканальный преобразователь параллельного двоично-п- ичного кода Многоканальный преобразователь параллельного двоично-п- ичного кода Многоканальный преобразователь параллельного двоично-п- ичного кода Многоканальный преобразователь параллельного двоично-п- ичного кода 

 

Похожие патенты:

Вс-сс ehiib/- // 374597

Изобретение относится к способу и формату записи для сжатия по длинам серий информации фрагмента изображения

Изобретение относится к способу кодирования потока данных, конкретно потока закодированных в растровом формате данных субтитров
Наверх