Постоянное запоминающее устройство

 

«!.л т - ф)

>Ч,;, ОП ИСАНИЕ

ИЗО БРЕТ ЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскими

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 06.1Х.1971 (№ 1693831 18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 11.VII.1973. Бюллетень ¹ 30

Дата опубликования описания ЗО.XI.1973

М. Кл. б 1lс 17/00

G 11с 29, ОО

Государственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК 681.(327.6 (088.8) Авторы изобретения

А. М. Иванов, В. Д. Мосеев, Е. К. Мураиков, В. И. Удалов, С. А. Фомичева и Э, Ю. Халитова

Заявитель

ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области запоминающих устройств.

Известно постоянное запоминающее устройство (ПЗУ), содержащее блоки памяти, входы которых подключены к,выходам информационных разрядов адресного регистра, а выходы — к числовому регистру, контрольный блок памяти, связанный с адресным регистром, блок контроля, выход которого подключвн к одному из входов регистра неисправности, а входы — и адресному и числовому регистрам, блок сравнения контрольных кодов, входы которого подключены соответственно к контрольным, разрядам адресного и числового регистров, а выход — к другому входу регистра неисправности, и блок управления.

Недостатки известного ПЗУ состоят в следующем: пропорционально увеличению информационной емкости ПЗУ увеличивается время, необходимое для контроля работоспособности устройства и диагностики неисправности, выявленной в процессе контроля, что снижает быстродействие устройства.

Описываемое ПЗУ отличается от известного тем, что оно содержит сумматор, один вход которого подключен к информационным разрядам числового, регистра, а другой —,к блоку управления, регистр cyììû, вход которого подсоединен к,выходу сумматора, а выход — к одному из входов введенного в устройство блока сравнения, другие входы которого подключены соответственно к информационным .разрядам числового регистра и к выходу контрольного блока памяти, а,выход — к регист5 ру неисправности.

Эти отличия позволяют повысить быстродействие и надежность устройства.

На чертеже изображена блок-схема предложенного ПЗУ.

10 Информационные разряды 1 адресного регистра 2 соединены с блоками памяти 3 и 4 и контрольным блоком памяти 5. Блоки памяти

3 и 4 связаны с числовым регистром 6, информационные разряды 7 которого соединены с

15 выходной шиной 8 и сумматором 9, блокам сравнения 10 и блоком контроля 11. Выход сумматора 9 подключен к регистру суммы 12, который соединен с шиной приема суммы 13 и блоком сравнения 10.

20 Блок сравнения 10 соединен также с контрольным блоком памяти 5 и шиной сравнения 14. Выход блока сравнения 10 подключен к одному из входов регистра неисправности

15, другие входы подключены соответственно

25 к блоку сравнения контрольных кодов 16 и блоку контроля 11. Контрольные числовые разряды 17 числового регистра 6 подключены к блоку контроля 11, другие входы которого соединены с адресным регистром 2, а вход

30 блока контроля 11 подключен к регистру пе5

30

55 исправности 15. Блок сравнения кодов 16 связан с контрольными адресными разрядами 18 числового регистра 6 и контрольными разрядами 19 адресного регистра 2. Адресный регистр содержит входную шину 20 и шину приема адреса 21. К выходу регистра неисправности

15 подключена шина останова 22. К сумматору 9 подключена шина управления 28 (блок управл ения на чертеже не показан).

ПЗУ работает следующим образом.

На входную шину 20 поступает код адреса и контрольный код адреса чисел. По сигналу с шины приема адреса 21 код адреса числа вводится в информационные разряды 1 адресного регистра 2, а контрольный код адреса числа — в контрольные разряды 19 адресного регистра 2. Из адресного регистра код адреса числа поступает .в блоки памяти 8 и 4 и контрольный блок памяти 5, а также на блок контроля 11, на который также поступает контрольный код адреса числа из контрольных разрядов 19, Блок контроля 11 осуществляет свертку кода адреса числа, производит сравнение полученного результата свертки с контрольным кодом числа и при несравнении выдает в регистр неисправности 15 сигнал несравнения.

Регистр неисправности, вырабатывает сигнал останова, поступающий в шину останова 22.

В соответствии с кодом адреса из блока памяти 8 .или 4 и контрольного блока памяти 5 считывается информация, состоящая из кода числа, контрольного кода числа и контрольного кода адреса числа. Код числа из блока памяти 8 или 4 считывается в информационные разряды 7 числового регистра 6, контрольный код числа — в контрольные числовые разряды

l7, контрольный код адреса числа — в контрольные адресные разряды 18 числового регистра 6.

Из информационных разрядов 7 числового регистра 6 код числа поступает в блок контроля

11, который осуществляет свертку кода числа, производит сравнение полученного результата свертки с контрольным кодом числа и при несравнении выдает в регистр неисправности 15 сигнал несравнения. Регистр неисправности вырабатывает сигнал останова, поступающий в шину останова 22. Из контрольных адресных разрядов 18 числового, регистра 6 и из контрольных разрядов 19 адресного регистра

2 контрольные коды адреса числа поступают в блок сравнения контрольных кодов 16 сравниваются и, если сравнения не произошло, сигнал несравнения посылается в регистр неисправности 15, вырабатывающий сигнал останова. Если информации, поступившей в регистр неисправности, недостаточно для обнаружения места неисправности, то блок управления ПЗУ включает с помощью сигнала, поступившего в шину управления 28, сумматор 9, производящий суммирование кодов чисел массива, заданного начальным адресом массива чисел.

Результаты суммирования кодов чисел из сумматора 9 по сигналу с шины приема суммы 18 поступают в регистр суммы 12, в котором записывается сумма кодов всех чисел заданного массива. Из регистра суммы 12 сумма кодов поступает в блок сравнения 10, в котором по сигналу, поступающему с шины сравнения суммы 14, сравнивается с заранее известным контрольным кодом. Если сравнения не произошло, с блока сравнения 10 поступает сигнал несравнения в регистр неисправности 15, вырабатывающий сигнал останова.

При поочередном обращении к блокам памяти 8 или 4 и контрольному блоку памяти

5 коды числа поступают на блок сравнения 10.

Если сравнения кодов не происходит, регистр неисправности 15 вырабатывает сигнал останова. Коды, записанные в регистре неисправности 15, регистре суммы 12, числовом регистре 6 и адресном регистре 2, позволяют уста,новить место неисправности в ПЗУ.

Предмет изобретения

Постоянное запоминающее устройство, содержащеее блоки памяти, .входы которых подключены к выходам информационных разрядов адресного регистра, а выходы — к числовому,регистру, контрольный блок памяти, связанный с адресным регистром, блок контроля, выход которого подключен к одному из входов регистра неисправности, а входы — к адресному и числовому регистрам, блок сравнения контрольных кодов, входы которого подключены соответственно к контрольным разрядам адресного и числового регистров, а выход — к другому входу регистра неисправности, и блок управления, отличающееся тем, что, с целью повышения быстродействия и надежности устройства, оно содержит сумматор, один вход которого подключен к информационным разрядам числового регистра, а друрой — к блоку управления, регистр суммы, вход которого подсоединен к выходу сумматора, а выходы — к одному из входов,введенного в устройство блока сравнения, другие входы которого подключены соответственно к информационным разрядам числового регистра и к выходу контрольного блока памяти, а выход — к регистру неисправности.

Составитель В. Рудаков

Техред Е. Борисова

Редактор Е. Семенова

Корректор Е, Сапунова

Типография, пр. Сапунова, 2

Заказ 3106717 Изд. № 1723 Тираж 576 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5