Десятичное пересчетное устройство
39)743
ОП И САНИ Е
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Реслублик
Зависимое от авт. свидетельства №
Заявлено ОЗ.V.197 1 (№ 1653223/18-24) с присоединением заявки №
Приоритет
Опубликовано 25.VII.1973. Бюллетень №,31
Дата опубликования описания ЗО.XI.1973
М. Кл. Н 03k 23/02
Гасударственный комитет
Сонета Министров СССР по делам изобретений и открытий
УДК 621. 314.32(088.8) Авторы изобретения
Л. В. Головинский и Б. И. Смертыга
Заявитель
ДЕСЯТИЧНОЕ ПЕРЕСЧЕТНОЕ УСТРОЙСТВО
1.
Изобретение относится к области автоматики и вычислительной техники и предназначено для пересчета числа входных импульсов.
Известны десятичные (декадные) пересчетные устройства, содержащие четырехразрядный двоичный счетчик с обратными связями.
Предложенное устройство отличается тем, что содержит дополнительный трехразрядный двоичный счетчик, выходы которого соединены со входами дешифратора, а выходы дешифратора через схему «ИЛИ» соединены со входами дополнительного трехразрядного двоичного счетчика.
Это позволяет повысить скорость пересчета числа входных импульсов.
На чертеже изображена схема устройства.
Оно содержит четырехразрядный двоичный счетчик 1, дополнительный трехразрядный двоичный счетчик 2, дешифратор 8, схему
«ИЛИ» 4, вход 5 для подачи входных импульсов с частотой следования f »„ 0 6 установки счетчиков в «О» и выход 7.
Принцип работы устройства заключается в делении входной частоты на десять посредством выделения двоичных кодов, соответствующих каждому десятому импульсу. Последовательный ряд двоичных кодов, которые появляются при поступлении каждого десятого импульса на четырехразрядный двоичный счетчик 1, циклически повторяются через восемь кодовых комбинаций. Действительно, 10-му входному импульсу соответствует код
000.1010; 20-му — 001.0100; 3-му — 001.1110;
40-му — 010.1000; 50-му — 011.0010; 60-му—
011.1100; 70-му — 100.0110; 80-му — 101.0000;
90-му — 101.1010 и т. д.
Указанная зависимость обусловлена тем что наименьшим общим кратным чисел 16 и
10 10 является число 80 (80=8.10 и 80=16 5).
Учитывая, что младший разряд всех кодов десятых импульсов одинаков и равен «О», в триггере младшего разряда счетчика 1 можно использовать для дешифрации только одну
15 выходную фазу.
Выходные импульсы с частотой следования
fax снимаются с выхода 7 схемы «ИЛИ» 4.
В начале каждого цикла измерения (пересче20 та) все триггеры счетчиков 1 и 2 устанавливаются в начальное состояние («О»).
При поступлении входных импульсов на вход 5 дешифратор 8 выделяет ряд состояний счетчиков 1 и 2, которые приведены в таблице.
Таким образом, на выходных шинах дешифратора 3 получим восемь последователь30 настей импульсов с частотой следования
391743
Номера дешифрируемых импульсов
Состояние счетчика 2
Состояние счетчика 1
Предмет изобретения
1 длительностью та= вЂ, сдвинутых друг отУвх носительно друга на время /вал= 10т . С выхода 7 схемы «ИЛИ» 4 получим импульсы с б J
Составитель В. Игнатущенко
Техред Е, Борисова Корректор М. Лейзерман
Редактор А. Бер
Заказ 3110/16 Изд. № 811 Тираж 780 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2
1 0 1 0
0 1 0 0
1 1 1 0
1 0 0 0
0 1 0 0
1 1 0 0
0 1 1 0
0 0 0 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
10, 90, 170....
20, 100, 180...
30, 110, 190...
40, 120, 200...
50, 130, 210...
60, 140, 220...
70, 150, 210...
80, 160, 220... частотой 8 †"= †", т. е. обеспечивается де80 10 сятичный пересчет импульсов (деление входной частоты на 10).
Десятичное пересчетное устройство, содержащее четырехразрядный двоичный счетчик, 10 выходы которого соединены со входами дешифратора, схему «ИЛИ», отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит дополнительный трехразрядный двоичный счетчик, выходы
15 которого соединены со входами дешифратора, а выходы дешифратора через схему «ИЛИ» соединены со входом дополнительного трехразрядного двоичного счетчика.
