Многоканальный измеритель скорости счета

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

М. Кл. G Olr 23/10

G 011 1/16

Заявлено 24Х1.1971 (№ 1672283/26-9) с присоединением заявки М

Приоритет

Опубликовано 29Х1!1.1973. Бюллетень М 36

Дата опубликования описания 21.1.1971

Гасударственный комитет

Совета Мииистров СССР .по делам изобретений и открытий

УДК 621.317.361(088.8) А.вторы изобретения

И. П. Бирюков, А. П. Воронин и В. Д. Шуваев

Заявитель

МНОГОКАНАЛЬНЫЙ ИЗМЕРИТЕЛЬ СКОРОСТИ СЧЕТА

1, Изобретение относится к области ядерной электроники и, в частности, к многоканальным измерителям статистически распределенных во времени импульсов.

Известны многоканальные измерители скорости счета импульсов, содержащие таймер, коммутатор каналов, коммутатор диапазонов, устройство управления, последовательно соединенные селектор и регистр числа, причем параллельно входам селектора включены входы регистра адреса, подключенного через запоминающее устройство к регистру числа, а к входам селектора через схемы «И» подключены измеряемые каналы. Однако такие измерители обладают значительной погрешностью.

С целью уменьшения погрешности измерения в предлагаемом измерителе другие входы каждой схемы «И» соединены раздельно с двумя триггерами, входы первого триггера подключены соответственно к выходу устройства управления и через ключ к выходу введенного дешифратора, соединенного с частью отводов регистра числа, входы второго тригге,ра порознь соединены с устройством управления и таймером через |последовательно включенные схемы «ИЛИ» и элементы совпадений, вторые входы элементов совпадений соедин ены с выходами коммутатора диапазонов, к которому подключены дополнительные разряды регистра числа, канальные выходы коммутатора каналов соединены с элементами совпадений и ключами соответствующих каналов, адресные выходы коммутатора каналов включены на регистр адреса, управляющес устройство подключено дополнительно и дешифратору н обоим коммутаторам.

На черте кс показана схема предлагаемого многоканального измерителя скорости счета.

Входы 1т — 1„подключены к селектору 2 и

10 регистру 8 адреса через схемы 4,—.4,„«И», соединенные вторыми входами с выходами триггеров 5j — 5„и 6f — 6„. Первые входы триггеров 5,— 5„через элементы 71 — 7„совпадений (ключи) подключены к выходу дешифратора

15 8 одной десятой объема счета регистра 9 числа, соединенного с запоминающим устройством 10 и выходом селектора 2. Первые входы триггеров б,— б„через схемы 11,— 11„

«ИЛИ» и элементы 121 — 12„совпадений, под20 ключенные вторыми входамп к выходам коммутатора 18 диапазонов, соединены с выходами таймера 14 с последовательным десятикратным увеличением временных интервалов.

Вторые входы триггеров 61 — б„через схемы

25 15, 15„«ИЛИ» и элементы 16,— 1б„совпадений, подключенные к выходам коммутатора 13 диапазонов, соединены с выходом 17 устройства 18 управления, выходы 19 — 22 которого соединены соответственно с вторыми

30 входами триггеров 5,— 5„, входами дешифра396 6i33

3 тора 8, коммутатора 18 диапазонов и коммутатора 28 каналов. Выходы коммутатора 23 каналов соединены с регистром 3 адреса, обслуживающим запомин ающее устройство 10, и с дополнительными входами элементов

12 — 12„совпадений и элементов 16,— 16 совпадений, подключенных к первым выходам 24 и 25 коммутатора 18 диапазонов, а также с входами элементов 7,— 7„совпадений. Выходы коммутатора 13 диапазонов соединены с дополнительными разрядами 26 регистра 9 числа.

В исходном состоянии триггеры 5> — 5„и

6,— б„находятся в таком положении, что ilroтенциалы с их выходов накладывают на входы схем 4r — 4„соответственно разрешение и запрет на про пускание сигналов с входов 1,— 1„ на селектор 2 и регистр 8 адреса. Коммутатор 13 диапазонов и коммутатор 23 каналов находятся в положении, когда потенциал с первого выхода 24 коммутатора 18 диапазонов пакл адывает разрешение на пропускание сигналов через первые элементы 12 — 12„и

16r — lб„совпадений, а потенциал с первого выхода коммутатора 28 каналов дает разрешение на пропускание сигналов через элемен,ты 12,, 16, и 7r совпадений только первого канала. Сигналом с выхода 17 устройства 18 у правления триггер 6> первого канала переводится в такое состояние, при котором потенциал с его выхода дает разрешение на пропускание сигнала через схему 4 первого канала па вход селектора 2 и регистр 3 адреса. Прп этом в запоминающее устройство 10 через регистр 9 числа начинается набор количества импульсов, поступающих только от входа 1, первого канала. По истечении времени 1 сигналом с соответствующего выхода таймера 14 триггер б первого канала переводится в исходное состояние, и накладывается запрет на пропускание сигналов через элемент 7, совпадения этого канала. Сигналом с выхода 22 устройства управления коммутатор 28 каналов переводится в следующее положение, при котором накладывается разрешение на пропускание сигналов через элементы 12 и 16,. сов паде ий (на чертеже не показаны) в цепи управления триггера 6, (на чертеже не показан) следующего (второго) канала. Этот триггер переводится в другое состояние сигналом с выхода 17 устройства 18 управления и дает разрешение па пропускание сигналов н а вход селектора 2 и регистра 8 адреса через схему 4 «И» (на чертеже не показана) второго канала, т, е. начинается набор в запоминающее устройство 10 количества импульсов за время t только втозого канала. Аналогичным образом производится набор в запоминающее устройство 10 количества импульсов, поступающих от входов lз — l„остальных каналов за время

После набора по адресу последнего канала с помощью коммутатора 28 каналов, управляемого импульсами с выхода 22 устройства управления, начинается поочередный «опрос» информации, набранной в запоминающем уст4 ройстве 10 по всем адресам. Если во время опроса количество импульсов, набранное за время предыдущего цикла по какому-либо адресу запоминающего устройства 10, превышает одну десятую объема счета регистра 9 числа, то сигнал с выхода дешифратора 8, управляемого выходом 20 устройства управления, через элемент 7r, совпадения (на чертеже пс показан) поступит на вход триггера 5, соответствующего канала и переведет его в другое со5

10 ряется цикл опроса информации, набранной по всем адресам запоминающего устройства

10 с последующей блокировкой каналов, в которых количество набранных импульсов превысил о одну десятую объема счета регистра 9 числа, а также записью номера выхода коммутатора 13 диапазонов в этот адрес запоминающего устройства 10. По окончании цикла

45 опроса коммутатор 18 диапазонов переводится сигналом устройства 18 управления в следую50 щее положение, и начинается цикл одновременного набора:по всем адресам запоминающего устройства 10 количества импульсов, поступающих с входов li — l„за время 100t, и затем, спустя последующий цикл опроса набранной информации, за время 1000t. При

55 этом сигналы с входов 1, — 1„ тех каналов, триггеры 5,— 5, которых во время предыдущих циклов опроса были переведены в другое состояние. пе поступают на вход селектора 2 и нс блокируют его. Процесс измерения скоростсй счета импульсов за время 1000t заканчивается циклом поочередной записи номера последнего выхода коммутатора 13 диапазонов в те адреса, куда за время предыду60

65 стояние. При этом накладывается запрет на пропускание сигналов с выхода 1, этого канала через схему 4r, «И» на вход селектора 2 (элементы 1 „4 „и 5, на чертеже не показа15 ны). Одновременно с этим производится запись в соответствующий адрес запоминающего устройства 10 через дополнительные разряды 26 регистра 9 числа номера выхода коммутатора 13 диапазонов, который является ин20 формацией о порядке числа, записанного в запоминающем устройстве 10 по этому адресу. После окончания цикла поочередного опроса информации, записанной в запоминающем устройстве 10, сигналом с выхода 21 уст25 ройства управления коммутатор 13 диа пазонов переводится в следующее состояние. Прн этом накладывастся разрешение на пропускание сигналов через вторыс элементы 12 — 12 . и lár — lб„совпадений в цепях триггеров

30 б — б, и начинается поочерсдный набор в соответствующие адреса запоминающего устройства 10 количества импульсов, поступающих от входов lr — l„за время 10t спосооом, аналогичным описанному выше. При этом сигна35 лы с выходов li — l„тех каналов, триггеры

5; — 5„которых во время предыдущего цикла опроса были переведены в другое положение, не поступают на вход селектора 2 и регистра 3 адреса. По окончании цикла поочередного на40 бора информации за время 10t опять повто396633

Предмет изобретения

Составитель С. Лукинская

Редактор Е. Караулова Техред Е. Борисова Корректор М. Лейзерман

Заказ 3701/6 Изд. № 2061 Тираж 755 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Салунова, 2 щих циклов запись номера выхода не производилась.

После этого процесс измерения повторяется.

Многоканальный измеритель скорости счета импульсов, содержащий таймер, коммутатор каналов, коммутатор диапазонов, устройство управления, последовательно соединенные селектор и регистр числа, причем параллельно входам селектора включены входы регистра адреса, подключенного через запоминающее устройство к регистру числа, а к входам селектора через схемы «И» подключены измеряемые каналы, отличающийся тем, что, с целью уменьшения погрешности измерения, другие входы каждой схемы «И» соединены раздельно с двумя триггерами, входы первого триггера подключены соответственно к выходу устройства управления и через ключ к выходу введенного дешифратора, соединенного с

5 частью отводов регистра числа, входы второго триггера порознь соединены с устройством управления и таймером через последовательно включенные схемы «ИЛИ» и элементы совпадений, вторые входы элементов совпа10 дений соединены с выходами коммутатора диапазонов, к которому подключены дополнительные разряды регистра числа, канальные выходы коммутатора каналов соединены с элементами совпадений и ключами соответствую15 щих каналов, адресные выходы коммутатора каналов включены на регистр адреса, управляющее устройство подключено дополнительно к дешпфратору и обоим коммутаторам.