Однофазный инверсный д-триггер

 

405I67

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических, Республин

Зависимое от авт. свидетельства №

М. Кл. Н 03k 3!286

Заявлено 24.Х11,1971 (№ 1728839/26-9) с присоединением заявки №

Приоритет

Опубликовано 22.Х.1973. Бюллетень ¹ 44

Дата опубликовашпя описания 5.1 .1974

Гасударственный комитет

Совета Министров СССР

l10 делам изобретений и открытий

УД1х 681.326.34(088.8) Авторы изобретения Б. М. Мансуров, В. И. Горячев, Ю. Ф. Алексеев и M. М. Жеребцова

Заявитель

ОДНОФЛЗНЪ|Й ИНВЕРСНЫЙ Д-ТРИГГЕР

Изобретение относится к области вычислительной техники и предназначено для построения управляющих вычислительных систем.

Известно устройство, содержашее двухвходовую схему «ИЛИ вЂ” HE», два блокирующих транзистора и-типа и два вентильных транзистора р-типа, входную, тактирующую, выходную и общую шины.

Та кой триггер имеет относительно большое количество транзисторов и квазистатический режим работы, не обеспечивающий длительного хранения информации, вследствис чего ограничивается построение на этих триггерах управляющих вычислительных систем.

Для обеспечения длительного хранения информации и упрощения триггера, в нем истоки блокирующих транзисторов соединены с общей шиной, стоки первых вентильного и блокирующего транзисторов подключены к первому входу двухвходовой схемы «ИЛИ—

НЕ», стоки вторых вентильного и блокирующего транзисторов —,к второму входу двухвходовой схемы «ИЛИ вЂ” НЕ». Затворы первых вентильного и блокирующего транзисторов соединены с истоком второго вентильного транзистора и с тактирующей шиной, затводы вторых вентильного и блокирующего транзисторов — с выходом двухвходовой схемы

«ИЛИ вЂ” IE» и с выходной шиной, а исток первого вентильного транзистора связан с входной шиной.

На чертеже показана принципиальная схема однофазного инверсного Д-триггера, собранного на вентильных транзистрах р-типа

1 и 2, блокирующих трандисторах и-типа 3 н

4, транзисторах 5 — 8 схемы «ИЛИ вЂ” НЕ».

Выходом а триггера является выход двухвходовой схемы «ИЛИ вЂ” НЕ», к входам кото10 рой подключены вентильные транзисторы ртипа 1 и 2 и блокирующие транзисторы и-типа 3 и 4. Истоки блокирующих транзисторов заземлены, стоки первых вентильного 1 и блокирующего 3 транзисторов объединены н Ilo;I,15 ключены к первому входу схемы «ИЛИ вЂ” IIE».

Стоки вторых вентильного 2 и блокнрующсг«

4 транзисторов объединены и подключены к второму входу схемы «ИЛИ вЂ” HE».

Затворы первых вентильного и блокирую20 щего транзисторов объединены с истоком второго вентильного транзистора, образуя тактирующий вход Т триггера. Затворы вторых вентильного и блокирующего транзисторов соединены с выходом Q схемы «ИЛИ—

25 НЕ», а исток первого вентильного транзистора является информационным входом Д триггера.

Триггер тактируется импульсами отрицательной полярносги (— ). Рассмотрим исходЗО ное состояние триггера, когда на его

405167

Предмет изобретения

45

Составитель А. Кузнецов

Техред Е. Борисова

Корректор Л. Орлова

Редактор T. Рыбалова

Заказ 707/13 Изд. ¹ 2077 Тираж 780 Подписное

ЦИИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5 пр. Сапунова, 2

Типография, входе Т присутствует сигнал «+». Предположим, что в исходном состоянии в триггер записана «1», т. е. на выходе Q присутствует сигнал «+». Сигнал «+» на входе Т закрывает транзистор 1 и открывает транзистор 3. Низкий уровень (— ) на стоке транзистора 3 закрывает транзистор 5 и открывает транзистор 6. Сигнал «+» на выходе открывает транзистор 4 и закрывает транзистор 2. Низкий уровень (— ) па стоке транзистора 4 закрывает транзистор 7 и открывает транзистор 8. Открытые транзисторы 6 и 8 и закрытые транзисторы 5 и 7 обеспечивают присутствие на выходе Q сигнала «+», т. е. триггер находится в состоянии «1».

Во время записи в триггер «0» на входе Д присутствует сигнал «+», на входе Т вЂ” сигнал « — ». На выходе Q, соответственно, находится сигнал «+». Сигнал « †» на входе Т открывает транзистор 1 и закрывает транзистор 3. Сигнал «+» па входе Д открывает транзистор 5 и закрывает транзистор 6. Уровень, близкий к потенциалу земли (— ), через открытый трапзистор5проходит на выход Q, означая запись в триггер

«0». Сигнал « — » с выхода Q через цепь обратной связи открывает транзистор 2 и закрывает транзистор 4. После окончания тактирующего импульса, т. е.,когда на входе Т появляется сигнал «+», этот сигнал проходит через открытый транзистор 2, открывает транзистор

7 и закрывает транзистор 8. Это подтверждает на выходе Q сигнал « — ». Таким образом, когда отсутствует тактирующий импульс, триггер удерживается в состоянии «0» благодаря действию цепи обратной связи.

Рассмотрим процесс записи в триггер «1».

В этом случае на входах Д и T и на выходе

Q присутствуют сигналы « — ». Сигнал « — » на входе Т открывает транзистор 1, сигнал

« — » на входе Д, пройдя через транзистор 1, открывает транзистор 6 и закрывает транзистор 5. Сигнал « — » на выходе Q открывает транзистор 2 и закрывает транзистор 4. Сигнал « — » на выходе Т, пройдя через открытый транзистор 2, открывает транзистор 8 и закрывает транзистор 7. Закрытые транзисторы

5 и 7 и открытые транзисторы 6 и 8 обеспечивают появление на выходе Q сигнала «+», что означает запись в триггер «1». После

Окончания тактирующего импульса, сигнал

«+» на входе Т закрывает транзистор 1 и открывает транзистор 3. Низкий уровень (— ), близкий к потенциалу земли, пройдя чероз открытый транзистор 3, закрывает транзистор 5 и открывает транзистор 6.

Сигнал «+» на выходе Q через цепь обратной связи открывает транзистор 4 и закрывает транзистор 2. Низкий уровень (— ), близкий к потенциалу земли, пройдя через открытый транзистор 4, открывает транзистор 8 и закрывает транзистор 7. Открытые транзисторы

6 и 8 и закрытые транзисторы 5 и 7 обуслов10 ливают сохранение состояния «1» триггера в отсутствии тактирующего импульса.

Т5 Однофазный инверсный Д-триггер на МОПтранзисторах с взаимодополняющей симметрией, содержащий двухвходовую схему

«ИЛИ вЂ” HE», два блокирующих транзистора и-типа и два вентильпых транзистора р-типа, входную, тактирующую, выходную и общую шины, отгичающийсл тем, что, с целью обеспечения длительного хранения информации и упрощения триггера, истоки блокирующих транзисторов соединены с общей шиной, сто25 ки первых вентильного и блокирующего транзисторов подключены к превому входу двухвходовой схемы «ИЛИ вЂ” НЕ», стоки вторых вентильного и блокирующего транзисторов подключены к второму входу двухвходовой схемы «ИЛИ вЂ” HE», затворы первых вентильного и блокирующего транзисторов соединены с истоком второго вентильного транзистора и с тактирующей шиной, затворы вторых вентильного и блокирующего транзисторов соединены с выходом двухвходовой схемы

«ИЛИ вЂ” НЕ» и с выходной шиной, а исток первого вентильпого транзистора соединен с входной шиной.