Преобразователь кодов из остаточной системы счисления в полиадическую

 

Е 407301

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскьй

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 09Х11!.1971 (№ 1684061/18-24) с присоединением заявки №

Приоритет

Опубликовано 21.XI.1973. Бюллетень № 46

Дата опубликования описания 28.Ш.1974

М, Кл, 6 06f 5/02

Государственный комитет

Совета Министров СССР па делам изобретений н открытий

УДК 681.325.53(088.8) Авторы изобретения

Н. А. Долинская, Т. А. Пршисовская и Ю. П. Соборников

Институт автоматики

Заявитель

ПРЕОБРАЗОВАТЕЛЬ КОДОВ ИЗ ОСТАТОЧНОЙ СИСТЕМЫ

СЧИСЛЕНИЯ В ПОЛИАДИЧЕСКУЮ

Изобретение относится к области вычислительной техники и предназначено для преобразования кодов, заданных в системе счисления остаточных классов (СОК), в полиадическую систему (в коды со смешанными основаниями — КСО) .

Известен преобразователь кодов СОК в полиадическую систему счисления, содержащий

N (N — 1) (N + 4) + у.

E=(1V — 2) (Л вЂ” 1) модульных суммирующих и табличных схем (где N — число модулей СОК).

Предложенное устройство отличается тем, что каждый (i-й параллельный модульный канал преобразования содержит (i — 1) табличных схем модульного сложения, блок определения остатка частного содержит (N — 2) табличных схем модульного сложения (где

N — число модулей входного кода), а каждая табличная схема модульного сложения содержит идентификатор переносов, логическую схему формирования межканального переноса и две схемы перекодирования и свертки, входы первой из которых соединены с выхода(ми операндного дешифратора столбцов, а выходы — со входами вентилей первой группы; входы второй схемы перекодирования и свертки соединены с выходами аперандного дешифратора строк, а выходы — со входами вентилей второй группы; входы идентифика5 тора переноса соединены со входами межканального переноса, а выходы — со входами вентилей первой группы и логической схемы формирования межканального переноса, с другими входами которой соединены выходы

10 вентилей первой и второй групп и обеих схем перекодирования и свертки; входы табличных схем модульного сложения, соответствующие А-му уровню преобразования i-го параллельного модульного канала преобразова15 ния, соединены с выходами табличных схем модульного сложения, соответствующих (й — 1) -му уровню преобразования того же канала; выходы мгжканальных переносов табличных схем модульного сложения -го

20 канала соединены со входами межканальных переносов соответствующих табличных схем модульного сложения (i+1)-ro канала, входы первой группы табличных схем модульного сложения блока определения остатка частно25 го соединены с соответствующими шипами выходного кода, а выходы соединены со входами второй группы табличных схем модульного сложения того же блока.

Это позволяет упростить устройство и по30 высить его быстродействие.

407301

15

50

3

Схема устройства для N-5 изображена на фиг. 1; на фиг. 2 изображена схема табличной схемы модульного сложения, а на фиг. 3 — временные диаграммы, поясняющие работу устройства.

Устройство содержит (фиг. 1) табличные схемы 1 — 13 модульного сложения, причем табличная схема 1 имеет входы 14, 15 и выходы 16, 17 и образует II параллельный модульный канал преобразования (для модуля тз). Табличные схемы 2 и 7 имеют входы

18, 19, выходы 20, 21 и входы 22, 23, 24, выходы 25, 26 соответственно и образуют III канал преобразования (для модуля тз) . Табличные схемы 3, 4, 8 имеют входы 27, 28, 29, выходы 30, 31; входы 32, 33, выходы 34, 35; входы 36, 37, 38, выходы 39, 40 соответственно и образуют IV канал преобразования (для модуля т ) . Табличные схемы 5 — 10 имеют

r входы 41, 42, выход 43; входы 4, 45, выход 46; входы 47 — 50, выход 51; входы 52, 53, 54, выход 55 соответственно и образуют

V канал преобразования (для модуля тз) .

Табличные схемы 11, 12, 13 имеют входы 56, 57, выход 58; входы 59, 60, выход 61; входы

62, 63, выход 64 соответственно и образуют блок определения остатка частного (по первому, например, четному модулю СОК).

Коды остатков а, аз, аз, а4, аз СОК подаются по шинам 65 — 69 соответственно. Формируемые разряды а, аз, аз, а4, азКСО снимаются с шин 70 — 74 соответственно.

Шины управляющих сигналов (УС) табличных схем модульного сложения на фиг. 1 не показаны.

Каждая табличная схема модульного сложения содержит (фиг. 2) операндные дешифраторы строк 75 и столбцов 76 (принятого базового квадрата арифметической таблицы) с выходами 77 и 78 соответственно, на которые подаются операндные остатки Х и Y no входам 79 и 80 соответственно; схему 81 перекодирования и свертки с выходами 82 и 83, схему 84 перекодирования и свертки с выходами 85 и 86; группы вентилей 87 и 88, ключи 89, формирователи 90; идентификатор переносов 91, со входами 92, 93 межканального переноса и выходами 94, 95, 96; логическую схему 97 формирования межканальпого переноса с выходом 98 межканального переноса; матрицу выборки 99 со схемами сборки

100, трансформаторной линейкой 101, ключами 102 и усилителями считывания 103; шину управляющих сигналов 104.

В описании работы устройства приняты следующие формульные обозначения;

mi — взаимно простые модули машинной

COK; i — порядковый номер модулей, остатков СОК и значений разрядов КСО; а; — остатки СОК; а; — значения формируемых разрядов КСО; j — номера остатков СОК, участвующих в образовании значения i-ro разряда КСО; a; — промежуточные остаточные коды, составляющие значения разрядов

КСО по i-му и младшим (i — 1, ..., 1) модулям системы; Л; — выходной межканальный перенос из данного в последующий модуль;

Л, — входной межкапальный перенос из предыдущего в данный модуль.

Согласно известному алгоритму, значения разрядов КСО определяются сравнением:

i — 1 а — g а,. + 4i i,,j = О, 1, 2 ..., i — 1, f=o ч где а,,= Ф(а,, а; 1», р„.. „pi g — cOnst);

i-=o y+ o

1 о и — i = bi — i+ Ai — i, i — ; Л вЂ”, — з(Схема собственно преобразователя для N-5 содержит =10 табличных схем моN(N — 1)

2 дульного сложения.

Поскольку табличные схемы являются двухоперандными, то члены правой части сравнения для V разряда КСО можно сгруппировать, например, следующим образом . а5: ((аб + аа)) + (аы + абз) } +аи+ 4

Отсюда следует, что при однократном использовании каждой табличной схемы в процессе преобразования, максимальная глубина преобразователя при N-5 занимает три уровня. Однократное использование двухоперандных табличных схем позволяет учитывать входной межканальный перенос Ь 1, i 2— : (1 непосредственно при табличной выборке результатов модульного сложения на 2-м и

3-м уровнях преобразования, а учет основного переноса Л, < (переполнения по данному модулю) осуществлять в каждой табличной схеме (кроме схем Ч модуля) логическим формированием выходного межканального переноса.

Таким образом, общее число связей по входному межканальному переносу для V модульного канала достигает трех. Число таких связей для IV u III модульных каналов, равно соответственно 2 и 1.

Табличная схема 1 преобразователя реализует сравнение:

l а — а, +aÄ IÄ,, где а — — asap>, а также формирует выходной межканальный перенос.

Поскольку результат сложения образуется посредством адресной выборки (адреса— остаточные коды операндов), можно совместить поиск суммы и умножение остатков на константы и, и Ii, простым пересоединением выходов операндных дешифраторов табличной схемы. Табличные схемы 2 и 7 реализуют сравнение: аз — I(aç+ a»)+ aoa+ Л2 Im o

407301 и формируют межканальный перенос Л2 ——

= A3+ Ьз, где индексы «2» и «7» означают номера табличных схем.

Как и в схеме 1, выходы операндных дешифраторов табличных схем 2 и 7 пересоединены для одновременного умножения íà константы и, ll), и2 соответствующих остатков.

Табличные схемы 3, 4 и 8 реализуют сравнение:

a4= I(a4+a„)+(a„+aÄ)+ A,I, и формируют межканальный перенос

Л4 — Ь4+ Ь4 + Ь4.

Операндные дешифраторы табличных схем 3 и 4 с пересоединенпыми выходами осуществляют также умножение соответствующих остатков на константы

> Р 1 > P2> Р г

Табличные схемы 5, 6, 9 и 10 реализуют сравнение а = l ((а, + а„) + (а„+ а;) 1 + а + 4 I-...

Операндные дешифраторы табличных схем 5, 6 и 10 с пересоединенными выходами осуществляют также умножение соответствующих остатков на константы

>>, и>, Рг ",З, P4 °

Дополнительный узел для определения остатка частного по четному (первому) т;

СОК при магазинном делении числа в СОК на четный модуль, например m,=32, содержит три табличные схемы модульного сложения 11, 12 и 13.

Из определения КСО с точностью до целой части имеем: ! частное m, = )(а2+ m,à3) + (m, т, а4+

+ m ° mг т4 а51

Табличные схемы 11 и 12 с пересоединенными выходами операндных дешифраторов для умножения значений разрядов КСО соответственно на т,, m2 m, и m, т, m, реализуют суммы выражений, заключенных в круглые скобки. Схема 13 формирует остаток частного по m, окончательным суммированием выходных результатов табличных схем 11 и 12.

Выходы 64 табличной схемы 13 подключаются к кодовым шинам остатков а . В соответствии с правилами комбинаторики для двухопер анди ых табличных схем число последних в параллельном N-пом канале, форI мирующем ау, равно Л вЂ” 1, а в (N — 1)-м канале, формирующем ау z — N — 2. Соответ..твенно число табличных схем на 1-м и 2-м уровнях преобразования в канале Л вЂ” 1 равно или на единицу меньше, чем в канале N, а максимальная величина межканального переноса в N-й канал равна N — 2. Отсюда р и и;, быстрого учета входного межкапальпого переноса Л; < и формирования единичного выходного меж канальи ого переноса Л; до получения результата сложения, выполняется следующим образом.

Умножение операндных остатков Х и У, поступаюгцих по входам 79 и 80 (фиг. 2), на константы ц и р; реализуется перекоммутацией выходов операндны дешифраторов 75 и 76 па схемах 81 и 84, обеспечивающих

50 перекодировку остаточных кодов а; в промежуточные коды а ь с одновременной сверткой выходных пространственных состояний полных дешифраторов выборки в десятичные номера строк (столбцов) базового квадрата

55 модульной арифметическои таблицы. Одновременно осуществляется свертка и соответствующая перекоммутация кодовых выходов

86 и 83 управления ключами 102 номеров групп базовых квадратов.

У чет входного межканального переноса о

Ь;= —— выполняется введением коррекции

2 результата модульного сложения, для чего число, например, столбцов принятого базо5

15 го г5

З0

35 максимальное число связей со входным единичным межканальным переносом, приходящихся па любую табличную схему 2-го уровня, не превысит 2. Число табличных схем в дополнительном узле, формирующем частное по четному модулю (или любому первому из (m;)) равно Л вЂ” 2.

Лппаратурная минимизация собственно табличных схем модульного сложения осуществлена на основе комплексного использования свойств диагональной симметрии арифметических таблиц и их микроструктурных свойств: однозначности взаимного отображения значений суммы между изотропно расположенными квадратными табличными конфигурациями, начиная с базового квадрата со стороной в 2 значения операндов и более и незначительности объема неравнозначных значений суммы в пределах указанных квадратных конфигураций.

Для т;2 оптимальная сторона базового квадрата — 2 и число неравнозначных мест

2" — 1, при этом схемно реализуется только

105 узлов таблицы модульного сложения, так как в ней содержится только 7 нетождественных базовых квадратов.

Параллельная организация поиска узловых значений модульной арифметической таблицы в группе только неравнозначных мест одного базового квадрата и расшифровки этих мест, в зависимости от номеров групп тождественных базовых квадратов, составляющих таблицу, почти вдвое увеличивают быстродействие табличной схемы сложения.

Модификация известной табличной схемы модульного сложения, связанная с необходимостью умножения при преобразовании в

КСО остаточных операндов на константы

407301

60 вого квадрата увеличивается на максимальную величину Л; ь Тогда при выборе по операндным кодам столбца и строки базового квадрата можно произвести одновременное изменение номера столбца на +Л; < и в силу свойств модульной таблицы сложения получить тождественное приращение результата.

Входы 92, 93 межканального переноса Л; 1 связаны с идентификатором 91, выходы которого 96 (Л; <=0), 95 (Л, =1) и 94 (Л; =2) подключены к управляющим входам группы вентилей 88; с другими входами тех же вентилей связаны соответствующие выходные цепи 85 схемы 84, чем обеспечивается возбуждение (k+1)-го либо (/8+2) -го формирователя 90 (если операндными кодами без учета входного переноса должен быть выбран

k-й формирователь);, общее число их в табличной схеме увеличивается на max (Л; 1) .

То же максимальное приращение получит число входов в координатно-узловых элементах матрицы выборки 99, определяющей номер состояния (для m;=2 уже не 15, а

17 состояний), выбранного в расширенном базовом квадрате. В основу формирования табличной схемой выходного межканальпого переноса положено свойство модульной таблицы сложения, в которой непосредственно ниже побочной диагонали лежат остатки суммы, полученные однократным исключением значения данного модуля, что и учитывается как единичный перенос в следующий модульный канал преобразования. Учет каждой единицы входного межканальпого переноса (из предыдущего модульного канала), естественно, вызывает единичный сдвиг вниз от диагональной границы между областями 0-ro и 1-ro значения выходного межканальпого переноса.

Логическая схема 97 формирования выходного межканального переноса представляет собой сборку элементов типа «И вЂ ИЛИ вЂ».

Учет входного межканального переноса при окончательном выборе столбца расширенного базового квадрата отражается введением цепей связи между логической схемой 97 и выходами групп вентилей 87 и 88. Учет сдвига диагональной границы арифметической таблицы, обусловленного входным межканальным переносом, реализуется с помощью связей логической схемы 97 с идентификатором переносов 91 по цепям 96, 95 и 94. Выход

98 служит для связи логической схемы 97 с одним из входов 92, 93 идентификатора 91 в табличной схеме следующего модульного канала, Процесс целочисленного преобразования из

СОК в КСО реализуется параллельно по и модульным каналам (фиг. 1). Так как знаI чения а и а совпадают, табличные схемы в канале 1 (т ) отсутствуют.

С целью сокращения запаздывания на преобразование, работа устройства организована с уплотнением времени, учитывающим реальные задержки формирования и прохождения канальных сигналов по каскадным соединениям табличных схем.

Параллелизм канального преобразования обеспечивается при условии, что межканальпый перенос поступает на вход соответствующей табличной схемы одновременно с суммируемыми операндами а;;. Это достигается разнесением во времени сигналов внешней синхронизации преобразователя с учетом запаздывания на формирование сумм и межканальных переносов в табличных схемах.

В собственно преобразователе (фиг. 1) используется. пять управляющих сигналов внешней синхронизации, следующих через временные интервалы т (запаздывание на формирование табличной схемой выходного межканального переноса).

Временная диаграмма работы преобразователя представлена на фиг. 3, где сплошными линиями отмечены передние фронты импульсов соответствующих результатов сложения, а пунктирными — передние фронты импульсов переносов.

До начала и во время преобразования в

КСО потенциалы кодов остатков преобразуемого числа поддерживаются на шинах аь а, а8, аь а8 (параллельным статическим регистром) .

Первыми в момент времени tj включаются

III u V модульные каналы преобразователя.

При этом внешний управляющий сигнал VCi поступает на табличные схемы 2, 5 и 6, на операндные входы 18, 19, 41, 42, 44 и 45 которых поданы соответственно потенциалы остаточных кодов а1 и а8, а> и а8, а2 и а3.

Следующим (через время т ) сигналом УС включаются модульные каналы II u IV. Времени т достаточно, чтобы ко времени запуска канала IV на выходе 21 схемы 2 канала Ш успел сформироваться частичный межканаль2 ный перенос Лз. К моменту t4 — началу формирования табличной схемой 1 на выходе 16

45 кода значения ар — потенциалы частичных сумм и переносов также установятся соответственно на выходах 20, 43, 46, 30, 34 и

17, 31, 35 (фиг. 1, 3). В момент времени 4 сигналом УС8 запускаются табличные схемы

7 — 9, а в момент 1 сигналом УС4 — табличная схема 8. Моменты запуска схем 7 и 8 определяют начало формирования соответI 1 ственно на выходах 25 и 39 кодов а8 и а4 ф

7 причем частичный межканальпый перенос Л8 на выходе 26 вырабатывается при запуске схемы 8. В момент времени 4 синхросигналом УС8 запускается схема 10 модульного канала V. Одновременно на ее входах 54 и

52 устанавливаются потенциалы частичного

8 переноса Л4 (с выхода 40 схемы 8) и частичной суммы (с выхода 51 схемы 9) . К моменту времени t> на выходе 55 схемы 10 поI являются кодовые потенциалы значений аз и процесс преобразования оканчивается. Та407301

5

55 бО

65 ким образом, общее запаздывание предложенного преобразователя из СОК в КСО при

N 5 составляет (л =Зт. Потенциалы кодов

/ l 1 I 1 и1 и2 из, и4, а КСО, поступающие íà соОтветствующие шины, могут в дальнейшем запоминаться на статическом регистре.

Полученные значения разрядов КСО используются и при магазинном делении остаточного представления числа А на первый модуль СОК (например, четный) для определения остаточного представления частного

А по этому модулю; — с помощью блока

m> Im, из схем 11, 12 и 13 (фиг. 1).

При подаче в момент t7 сигнала УС6 на схемы 11 и 12 на их выходах 58 и 61 в момент 4 будут сформированы коды частичных сумм

I Р I t

)a + m, 3 Im и Jmä m»o4+ m, m m и5)ш соответственно. Последние складываются к моменту t в синхронизируемой УСт схеме

13, на выходе 64 которой и образуется

1.", !., Табличная схема модульного сложения в процессе преобразования функционирует следующим образом.

Наличие операндных кодов Х и Y на входах 79 и 80 приводит в соответствующее активное состояние дешифраторы 75 и 76 (фиг. 2), на единственном выходе каждого из которых появляется потенциал. Через диоды схем 81 и 84 перекодирования и свертки кодов потенциалы по цепям. 82, 85 поступают на входы групп вентилей 87, 88 соответственно. Потенциал на выходе одного из вентилей

88 появляется в случае одновременного воздействия управляющего сигнала УС по цепи

104 и потенциала корректировки результата на величину входного переноса по одной из цепей 96, 95 или 94. На входах ключей 89 потенциал запуска появляется при совпадении УС и выходного потенциала схемы 81, воздействующего по цепи 82.

Потенциалы, запускающие своим передним фронтом выбранные ключ 89 и формирователь 90, поступают также на входы элементов совпадения логической схемы 97 формирования межканального переноса. На другие входы указанных элементов совпадения соответственно по цепям 86 и 83 через схемы 84 и 81 перекодирования и свертки поступают выходные потенциалы дешифраторов 76 и 75 и по цепям 96, 95 или 94 с идентификатора

91 — потенциал входного межканального переноса. Одновременное воздействие указанных потенциалов на входы логической схемы

97 вызывает появление (через время т после

УС) на ее выходной шине 98 сформированного сигнала выходного межканального переноса. При этом потенциал на одной из шин

96, 95 или 94, соответствующий значению входного межканального переноса «О», «1» или «2», предварительно вырабатывается схемами совпадения в идентификаторе 91 (из сигналов выходного межканального переноса предыдущего модульного канала, поступающих по входам 92, 93).

Выходные потенциалы схем перекодирования и свертки кодов поступают по кодовым шинам 86 и 83 групп номеров базовых квадратов на входную логику ключей 102. Таким образом, параллельно с выбором ключа 89 и формирователя 90 осуществляется и выбор ключа группы базовых квадратов с тождественными узловыми значениями. На выходе координатно-узлового элемента матрицы 99, общего для включенных схем 89 и 90, возникает токовый импульс, а единственным ключом из ключей 102 к общей земляной шине предварительно подключен только один из диодов сборки 100, связанный с выходом выбранного элемента матрицы 99, и только по одному из кодовых проводов трансформаторной линейки 101 пройдет импульсный ток.

Кодовые сигналы выбранного таким образом табличного результата модульного сложения со вторичных обмоток кодовых трансформаторов линейки 101 поступают параллельно на входы усилителей считывания 103, на выходных шинах которых через время т=2т от момента подачи УС появляются сформированные (по амплитуде и длительности) кодовые сигналы результата модульной операции.

Предмет изобретения

Преобразователь кодов из остаточной системы счисления в полиадическую, содержащий блок определения частного и параллельные модульные каналы преобразования, выполненные на табличных схемах модульного сложения, каждая из которых содержит операндные дешифраторы строк и столбцов, матрицу выборки со схемами сборки, трансформаторной линейкой, усилителями считывания и ключами, формирователи, входы которых соединены с выходами вентилей первой группы, а выходы — с первой группой входов матрицы выборки, ключи, входы которых соединены с выходами вентилей второй группы, а выходы — со второй группой входов матрицы выборки, отличающийся, тем, что, с целью упрощения устройства и повышения его быстродействия, каждый -й параллельный модульный канал преобразования содержит (ю — 1) табличных схем модульного сложения, блок определения остатка частного содержит (N — 2) табличных схем модульного сложения (где N — число модулей входного кода), а каждая табличная схема модульного сложения содержит идентификатор переносов, логическую схему формирования межканального переноса и две схемы перекодирования и свертки, входы первой из которых соединены с выходами операндного дешифратора столбцов, а выходы — со входами вентилей первой группы, входы второй схемы

407301

12 перекодирования и свертки соединены с выходами операндного дешифратора строк, а выходы — со входами вентилей второй группы, входы идентификатора переноса соединены со входами межканального переноса, а выходы — со входами вентилей первой группы и логической схемы формирования межканального переноса, с другими входами которой соединены выходы вентилей первой и второй групп и обеих схем перекодирования и свертки, входы табличных схем модульного сложения, соответствующие k-му уровню преобразования i-го параллельного модульного канала преобразования, соединены с выходами табличных схем модульного сложения, соответствующих (k — 1) -му уровню преобразования того же канала, выходы межканальных переносов табличных схем модульного

5 сложения i-го канала соединены со входами меж кап альных переносов соответствующих табличных схем модульного сложения (i+1) -ro канала, входы первой группы табличных схем модульного сложения блока

IO определения остатка частного соединены с соответствующими шинами выходного кода, а выходы соединены со входами второй группы табличных схем модульного сложения того же блока.

407301

УС

УС г„дд

Редактор Б. Нанкина

Заказ 667510 Изд. № 2092 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель В. Игнатущенко

Техред Л. Богданова

Корректоры М. Лейзерман и В, Брыксина

Преобразователь кодов из остаточной системы счисления в полиадическую Преобразователь кодов из остаточной системы счисления в полиадическую Преобразователь кодов из остаточной системы счисления в полиадическую Преобразователь кодов из остаточной системы счисления в полиадическую Преобразователь кодов из остаточной системы счисления в полиадическую Преобразователь кодов из остаточной системы счисления в полиадическую Преобразователь кодов из остаточной системы счисления в полиадическую Преобразователь кодов из остаточной системы счисления в полиадическую 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для перевода чисел из кода системы остаточных классов (СОК) в код полиадической системы счисления (ПСС)

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании устройств преобразования цифрового кода числа А в системе остаточных классов (СОК) в напряжение в блоках сопряжения разнотипных элементов вычислительных и информационно-измерительных систем

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах, функционирующих в системе остаточных классов (СОК), а также технике связи для передачи информации кодами СОК

Изобретение относится к вычислительной технике, предназначено для деления числа в модулярной системе счисления (МСС) на одно из ее оснований и может быть использовано в цифровых вычислительных устройствах

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к области вычислительной техники и может быть использовано в модулярных нейрокомпьютерах
Наверх