Патент ссср 411380

 

О П И С А Н И Е 4II380

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

М. Кл. G 01г 19!26

Заявлено 27.VII.1970 (№ 1464465/18-10) с присоединением заявки №

Приоритет

Опубликовано 15.1.1974. Бюллетень № 2

Дата опубликования описания 16Х.1974

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК 621.317.725(088.8) Авторы изобретения

» ° »З

В. A. Погрибной и М. А. Раков .1»г».. 4 » «! Ь

Физико-механический институт АН Украинской ССР

Заявитель

ЦИФРОВОЙ СЛЕДЯЩИЙ ВОЛЬТМЕТР

Известные цифровые следящие вольтметры, содержащие измерительный усилитель, блоки суммирования, многоустойчивые элементы, устройства управления многоустойчивыми элементами, блок питания и блок цифровой индикации, характеризуются невысокой точностью и недостаточным быстродействием схемы.

Для повышения точности и быстродействия в предлагаемом вольтметре выход каждого многоустойчивого элемента соединен непо- 10 средственно со входами блоков суммирования данного и всех младших разрядов и через ключи — со входами блоков суммирования старших разрядов.

На фиг. 1 показана блок-схема описываемо-,:15

ro вольтметра; на фиг. 2 — принципиальная схема k-го разряда.

Цифровой вольтметр включает в себя измерительный усилитель 1, блоки 2 суммирования, устройство 3 управления многоустойчивы- 2р ми элементами, многоустойчивые элементы 4, блок 5 питания и блок 6 цифровой индикации.

Входной сигнал поступает па вход измерительного усилителя 1, выход которого подсоединен к сигнальным входам блоков 2 всех раз- 25 рядов. Выходы всех блоков 2 подсоединены ко входам соответствующих многоустойчивых элементов 4 через устройства управления многоустойчивыми элементами 3. Статические выходы всех блоков 4 соединены с соответствую- ч0 щимп входами блоков 2 всех разрядов. Динамические выходы всех блоков 4 соединены с блоком 6, питание всех блоков осуществляется от блока 5.

К-ый разряд (фиг. 2) состоит из блока 2 суммирования, устройства 3 управления многоустойчивым элементом и многоустойчивого элемента 4, охваченного обратной связью.

Схема работает следующим образом.

В случае, когда входной сигнал равен О, на выходе блока 1 и блоков 2 имеется нулевое напряжение, все многоустойчивые элементы 4 находятся на нулевом устойчивом состоянии, и»а блоки 2 всех разрядов сигналы от них не и осту и а toT.

При одновременной подаче сигнала на все блоки 2 отработка начинается со старшего, л-го, разряда. В случае, когда входной сигнал превышает величину +U,, соответствующую единице старшего разряда, т. е. первому устойчивому состоянию многоустойчивого элемента 4 и-го разряда, устройство 3 этого разряда генерирует импульсы управления. Последние переводят многоустойчивый элемент данного разряда на устойчивое состояние, номер которого соответствует цифре старшего разряда числового эквивалента входного сигнала. Соответствующая этому устойчивому состояшцо выходная величина со статического выхода блока 4 и-го разряда непрерывно подается на соответствующие входы всех блоков 2, rzfc вычитается из !реобразованпои вели шшя входного си!нала. I1a отдельные входы блока 2 а-10 разряда подаются также соответству!ощи е выходные с! Вгн а л ы блоков 4 всех остальных paaðff;fов Ila протяжении времени т, определяемого npe»cife;i перехода многоустойч! вого элемс 1та с о.1,ного устойчивого состояния на соседнее. Так как разность между входных; сигналом нр! 6upa и ьыход- 1!! ным сигналом блока 4 и-го разряда в этом случае нс превышает ед!шины fl-го разряда

)+U» то устройство 3 zz-го разр,!да импульсы управлени:. нс ге! ер,!рует, !! м;!огоустойчивьн! элеме!Кг этого разряда продолжает нахо- 15 диться на бл1;жайшем пи1кие1,! относительно значе шя входного сигнаг!а устойчивом состоянии,:то необходи31о для нсрмальной работы прибора в целом. Если входной сигнал станет меньше величины, соотвстс. !3у!о!це!й! устойчивому состояшпо многоус1ойч свого элемента

4 и-ro разряда, а тaf wc в слу гас перекомпенсации, полярность выходной величины блока

2 п-го разряда из3!енится иа обратну!о. Еслн при этом абсолютное значение выходно вели fffffbf блока 2 превысит значение I — Uorrl выбранное равным ед;пшцс псрвого, самого младшего разряда, то устройство 3 !г-ro разряда будет генерировать импульсы перевода миогоустойчпвого э Icìcïpa на соответствующее нижнее устойчивое состояние. Аналогично

fz-му разряду работа!От все остальные разряды. Выходной сигнал блока 4 й-го разряда подается»а входы блоков 2 /:-го, (Й вЂ” 1)-го,...

1-го разрядов непрерывно во времсш1, а на входы (/г+1) -го,..., (Iz — 1) -го, и-го разрядов — лишь на протяжении промежутка времени т. Величина (+U»,) I- -го разряда выбирается равной единице А-го разряда, а величина — (/„„(— равной ед!!шще парного разряда. Таким образом, благодаря иаличи;о в схеме прибсра устройств управлешгя многоустойшвыми элементами и связей, соединяющих выходы вссх многоустойчивых элементов 4 со

Входами вссх олокоВ c! ìмировапия 2, много- 455 устойчивые элементы 4 всех разрядов будут

ТОЧНО Зс!Хва Ы13атЬСЯ Ifс! УСТОИ НIВЫХ СОСТОЯниях, соответствующих цифрам числового эквивалси3а входного сигнала. При:побом изменен и! входного сигнала происходит изменение устойчивых состояний многоустойчивых элементов соответствующих разрядов, т. с. имеет место следящее преобразование входного сигнала в цифровой код.

Блок 2 предстaвляет собой прецизионныи измерительный преобразователь с количестВD!I независимых входов, равным а+1 при

fz-разрядном коде, Блок 2 k-го разряда должен обеспечивать icff;fcffие в nl pan большее, чем в !!г+1)-ом разряде, где ITT-основание выбранной системы счисления. В остальном все б ioки 2 од!и аковы и могут бь|ть пос!роены по любой приех!лс:, ой схеме, например, 1!а магнитном модуляторе Второй гармоники (!риг. 2). 65

В этом случае блок суммирования включает в себя магнитный модулятор 7 второй гармоники, избирательный усилитель (транзистор Т1, трансформатор Тр!) и фазовый детектор (транзистор Т., диоды Д! — Д4). Каждый магнитный модулятор содержит обмотку возбуждения

W„„ и W„„", сигнальную W„-, суммарные Wzz, Ж и,..., W1:„об3!Отку отрицательной обра1ной связи Вх„, и выходну!О обмотку К. В маги!!!нь! Модуляторах всех разрядов ампер-!!имки сумма13ных ОбмОтОк W - ffaflpaBJIP11û я тре шо ампервиткам обмотки 1Г,.. Обмотка

1 / !! „каждого модулятора подсоединена к зажимам возбуждающего генератора 8; обмотка

W„— к выходу блока 1; обмотки Wz соеди1!сны с выходами соответствующих блоков 4; обмотка W„, соединена с выходом фазового детектора, а сигнал с обмотки W поступает на вход избирательного усилителя. Опорное напряжение а фазовый детектор поступает от, двоитсл:i часто3 ы 9.

В каждом разряде выходной сигнал с блока

2 поступает lla входы диодно-регенеративных с: ем (транзисторы Тз, Т1, трансформаторы Тр, ! р;;, диоды Д5 — Zl;!Or которые входят в состав блока. В состав блока 3 входят также ключи, собранные ца транзисторах Т5, Тб. Устройство на зранзисторе f3 генерирует положительные импульсы перевода многоустойчивого элемента 4 данного разряд а на более высокие устойчивые состо,1ния, если выходной сигнал блока

2 превысит величину +У»,. Устройство иа транзисторе Т, генерирует отрицательные импульсы перевода этого же многоустойчивого элемента иа более низкие устойчивые состояния в случае перекомпенсации, т. е. когда отрицательный выходной сигнал блока 2 по абсолютной величине превысит — U,„ . От блока питания 5 на вход фазового модулятора (транзисторы Т7, Tff) поступает напряжение пилообразной формы частоты f, а на фазовый детектор (транзистор Т1О) — когерентное напряжение прямоугольной формы частоты mf, где m равно основанию выбранной системы счисления и количеству устойчивых состояний многоустойчивого элемента. Статический выход блока 4 подсоединен ко входам всех блоков 2 (к соответствующим обмоткам Кв), а динамический — к блоку 4.

Благодаря этому в схеме цифрового вольтметра реализуется следящее преобразование, а точность и быстродействие схемы повышаются.

Предмет изобретения

1";ифровой следящий вольтметр, содержа. щий измерительный усилитель, блоки суммирова!,ия, миогоустойчивые элементы, устройства управленя>! многоустойчивыми элементами, блок питаш!я и блок цифровой индикации, о тл и ч а о и, и и с я тем, что, с целью повышения точ;!ости и быстродействия, выход каждого многоус"ойчивого элемента соединен непо411380

;.ло .и — со входами блоков суммирования стар:них разрядов.

Фиг 1

umph um1

Соствитель В. Скоморохов

Техред Л. Богданова Корректор А. Дзесова

Редактор С. Хейфиц

Заказ 1110/7 Изд. № 1179 Тираж 678 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 средственно со входами блоков суммирования данного и всех младших разрядов и через!

l

1

I

l !

I