Патент ссср 416692

 

ОЛИ(:АНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социвлистимеских

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства М

Заявлено 05.1.!972 (№ 1734725/18-24) . !1. Кл. G ОЯ 7 385 с. присоединением заявки №

Приоритет

Опуолпковано 25.! !.1974. 15юллстснь ¹ 7 ,Чата опубликования описания 19.3 11.1974

Государственный комитет

Совета Министров СССР но делам изобретений н открытий

УДК 681.325.54(088.8) Автор изобретения

3. С. Каташков

Всесоюзный научно-исследовательский и конструкторский институт научного приборостроения

Заявитель

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится,к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и в агрсгатированных инфор1мационных измерительных комплексах.

Известно арифметическое устройство, содержащее блок управления, .выходы, которого соединены со входны1ми регистром и первым выходом сумматора-вычитатсля, первый вход которого через первый переключатель связан с выходом входного регистра, fl ЕЕервый операционный регистр.

Однако известное устройство достаточно сложное.

Целью изобретения является упрощение устройства.

Для этого устройство содержит сумматор, второй оперативный рсгистр и линию задержки, причем .выхо.I сумрак!атора подключен ко второму входу сум1матора-вычитателя и через второй переключатель — к первому оперативному регистру, выход которого связан с

37ер вым входом сумматора и через линию задержки со вторым BxolloM сумматора, вход второго оперативного регистра через третий переключатель связан с первым выходом сумматора-вычнтателя, а выход через последовательно соединен1ные четвертый:и, первый переключатели связан с первым входом сумматора-вычитатсля, выход, которого соединен со вторым переключателем.

На чертеже приведена блок-схема устройства.

Арифметическое устройство содержит блок управления 1, входной регистр 2, сумматор вычптатель 3, сумматор 4, линию задержки 5, первый оперативный регистр 6, второй оператп вный регистр 7, переключатели 8 — 11.

10 Устройство работает следующим образом.

Б Pc>1311:!le !3I3одп к;1жд;1Я o Tc13сд11а11 7 с7 13;lд 1, представляющая десятичную цифру числа, !

1ост 113CT из 0,1ок11 "llравлelll!я 1 130 Входпоп регистр 2, откуда через !перекл1очатель 8

15 топадаст на вход, сумматора-:вычптатсля 3, установленного на сложение.

Одновременно с этим содер>кнмое первого оперативного регистра 6 через цепочку, со20 стоящую пз линии задержки 5 и сумматора 4, 17оступ",åò EIn второй вход сумматора-вычитателя 3. На сумматоре-вычптатсле 3, таким образом, суммирустся в двоичном кодс очеред,ная тетрада с умноженным на 10 ранее ввс25 денным числом. Сумма через переключатель

9 поступает в первый оперативный регистр 6 и остается там до свода следующей очерсдпой цифры. По окончании ввода накопленное двоичное число может быть передано из первого

30 о;3ератпвпого рсгпстра 6 с его выхода.

1, р ;Iìст пзобрсг(пия

-, 1

3,«

) Состапптслн В. Сидоров

Рс.„,ктор Л. Знньковскнй Iскрсд Л. Нв«данова К»ррск гор М Лейзерман

Заказ 1634/16 Изд. ¹ 515 Тираж 624 Подписное

ЦНИИГ!И Гocy;(a! ственн >I o комитета Сонета .К1нн>(строп СССР

c:> дачам изобретений н открытий

Москв«!, )K-35, Раушскан пав, д. 4,> 5

Тнвогр >!1>l»>, нр. Сапмнопа, 2

В режиме вы вода двоичное число,,которое нужно перевести в десятичный код, располагается по второ1м оперативном регистре 7.

В старшем разряде входного регистра 2 по сигналу блока управления 1 устанавливается единица. Тстр(>дя 1000 перс>(я ется ь пер:I II опсративчный регистр 6 и его содержимое начиняет циркъ«лировять через мпои(птсльпу(О цепочку: лини:о задержки 5, сумматор 4, переключатель 9 и,первый оперативный регистр

6. IIB сумгматор-,вьгчитятель 3, установленный ,на вычитание, подается число из второго оперативного регистра 7 через переключатели 11 и 8 и число с выхода сумматора 4.

Вычита|ние повторяется столько раз, сколько десятичных цифр в числе. Если в конце оказывается, ITO вычитаемое больше уменьшаемого, па выходе сумматора-вычитятсля 8 появляется снгпял, устанавливающий тетраду 0100. Если этого нс происходит, устанавливается 1100. Процесс повторяется для третьего, а затем второго и »ep!Inro разряда входного регистра, с питая со стяршсго.

Во время последнего цикла выход сумматора-вь>«(итятсля 3 сос,(инсп чсрсз пер кл.о! атель !О со вхочом второго опсртгив(юго регистра 7, тяк что в нем окязыня(тсн завися:11(ым исхо 1 EIOE двои>1 ИОС 1псло бс 1 стя р п1СГО 1сc«Iтичного разряда.

Указанные итерации повторяются для оставшихся разрядов, в,конце каждой итерации

Очередная цифра числя сних1яется -.o входного регистра 2. Самая младшая цифра равна содержимому второго опврат1(впого регистра 7 и последняя итерация позволяет получить два м, и;1(п11.: пязря с од. Овр< мс1 . о.

10 Арпфмс-. ичсское устройство, содержащее блок управления, выходы которого соединены го входпь:I! ро! истром I:. первым выходом сумматора-вычитатсля, первый вход которого, через 11врвы11 переключатель связан с выходогм

11ходното регистра, .I первый оперативный регистр, отл и и ающсеся тем, что, с целью упрощения устройства, olio содержит сумматор, второй оперативный регистр и линию задерж ки, причем выход сумматора подклюZ0 чен ко второму входу сумматора-вычитатсля и через второй переключатель K первому оперативг(ому регистру, выход которого связан с первым вхо (ом сумматора и через линию задержки со вторым входом cóììàòoðà, вход

25 второго оперативного регистра через третий перекл(очатсл1 связан с первым выходом сугмМатОРа-гВЫ>1ИтатСЛЯ, а ВХОД ЧСРСЗ ПОСЧЕДОВатЕЛЬ;IO СОСДСИНЕН II.IC ЧЕтВЕРтЫй И ПЕПВЫй ПЕрсключятели связан с первым входо» сумма30 тора-вычитятеля, выход которого соединен со вторым переключателем.