Патент ссср 416696

 

416696

ОПИСАНИЕ .43ОБРЕТЕ H И Я

К ЛВтс1 СИОМЮ СВИДНЕДЬСтВУ

М. Кл. б OGl 9, 16

1 !

УДК 681.32G(088.8) Зависимое от авг. свидетельства №

Заявлено 22.Х1.1971 (№ 1715909 8-24) с присоединениен. заявки М

Приоритет

Опубликовано 25.!1.1974, Бюллетень № 7

Дата опу.бликования описания 10ЛгИ.1974

Гас;1дарстаенный намнтет

Сааата Инннатраа СССР

li0 g_#_lIII4 H30fI.3TGHHH

I н атнрытнй

I!

Авторы изобретения

Г. Е. Овсепян и Г. А, Or. Кян

Заявитель

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИ !

Изобретение относится к вычислительной технике.

Специфика функционирования микропрограммных устройств управления цифровых вычислительных машин (ЦВМ) позволяет выделить два параметра, с помощью которых можно определить эффективность таких устРОЙств. 3TO — eMKocTb граммы и продолжительность такта работы устройства, определяем".ÿ временем обращения к накопителю микропрограмм. Учитывая тот факт, что основным оборудованием микропрограммного устройства управления ЦВМ является накопитель микропрограмм, в качестве основного параметра при определении эффективности таких устройств можно принять его емкость.

Известны устройства управления BM, построепньlе по микропрограммном i принцип .

Увеличение об.ьема мш<ропрограм,i осуществляется в основном путем многокр".i ного использования повторяющихся послдовательн,;— стей микрокомапд. Для фиксации - акпх последовательностей применяются функциональные регистры, триггеры, с помо1цью которы; производится ВхОд и Выход из НОВторяlощпхся послсдова сльностей микрокоманд, В целях уменьшения разрядности микрокоманды используется р аз биение м икр око;1а иды на поля. В этих полях задается адрес c leдующей микрокоманды, информация об псГlользуемОЙ В мнкрокох1анде К011с1 анте, а также в закодированной форме информацпя 0 в1.1по iliiieii -1 в данном такте микро.".перациях (элементарные операции) . Послед1ше поля можно назвать операционными полям1 микрокомапды. Каждое такое поле с помо щью дешифратора осуществляет выполненп одной из микроопераций, определ>-,емых раз

10 рядностью поля.

Разбиение Hiпкрокомандь1 на поля меш,шает разряднос:ь накопптеля микропрограмм.

Исключение адресных полей, и ч акже поля констант позволит во многих случачх elile

15 уменьшить разрядность микрокома11д, приближаясь к разряди clll Обычных запоминающих устройств. Изгсстныс устройства не содержат

;1 IIII;1 р 1T) p) Дл. IICIC ilo lепн11 таКН. По, 1 он.

В Известны: устройс-.вах»e- реп1аетс.: зада—

2J lë одповременпог уменьшения обьема и р;lзр»дностп накопителя ап1кропрограмм. Анализ

::1П1;ропрограмм показывает, что:1псло раз,» 111ых операционных мпкрокома д, т. с. IIIII роком! Нд, содер ;;liцих тол1 кî о iepац1К1ннь1с

25 поля, ограничено. Это î",íà÷ ieò, ч-.о большинство микропрограмм используют од и и -.е же операционные мпкроком анды. 310 Ооус 1Овлено постоянство., определенных связеЙ между регистрами и комбинационны:1:и ч,1стямп.

30 Каждая микропрограмма Ilcllользус: у азап416696

3 ные связи. Отличие заключается лишь в ш1следовятельности обращения микропрогрям>t к регистрам и комбинационным частям ма!!!ины, чтО отражается только на адресе следующей микрокоманды.

Цель изобретспия — повышение быстро Ie»

ctBHfi H ряс!Иирение ф3<нк11ио !И,«br!i rx r3oaf

Это достигается тем, что устройство содержит формировяте. !ъ azpec<313;1икропрогря 1мных слов, первый вход которого соединен с первым выходом первого регисзра, вход которого подключен к выходу первой схемы приема информации, второй вход формирователя адресов ыикропрогряммных слОВ coe+ftllclt с выходом тактогого !.el!Cpa i ора, третий вход — с первым выходом счетчика тактов, его выход подключен ко входу второго рсгис1 ра, второй выход первого регистра соединcir со входом первого дешифратора, выход которого подключен к четвер!0",и входу формирователя адресов микропрограммных сл,в к первому входу схемы разрешения считывания, второй вход которой соед1шсп с первым 13ходом устройства, выход схемы разреп;ения считывания соединен с первым входс.„: cxeart t

«И», второй вход которой подк,ночев к выходу тактового генератора, с первыми âxî:,ями первой, второй и третьей схем приема информации, со входом первой схемы .1-1Е», выход которой подключен к первым входам четвертой и пятой схем приема информации, выход второго регистра соединен со вторыми входами третьей и четвертой схем приема информации, выходы которых подключены соотвстcTBeIrIto к первому и второму входам блока памяти, третий вход которого соединен с вы ходом тактового генератора, третий вход чет13ертой схемы приема информации соединен с выходом третьего регистра, Вход которого подключен ко Второму входу устройства, Выход блока п;!мяти соединен со вторыми входами первой, второй и пятой схем приема информации, второй выход счетчика тактов, соединенного по входу с выходом схемы «И», подкл1очеп к третьему вх

На чертеже представлена схема прсдлагасМОГО МИКРОПРОГРаММПОГО УСтРОйетВа УПРавления.

В состав устройства входят: блок 1 1tal»!ttr с накопителем 2, регистром 3 адреса и дешифратором 4; схема 5 разрешения считыванн;", 10

4 регистры б, 7; схемы 8, 9 приема инфор31аци1, ре! Истп 10; схем«11 приема информации; ðcгистр 12; схема 13 приемы информat:èè; дешифратор 14; регис-р 15; с.;exit! 16 прие.,ra и;— фсрмации; деп1ифратор 17; формирователь 18 адресов микропрограммных слов; i актовый генератор !9; сче1,ик 20 .«ктов; схема И»

21; схемы «НЕ» 22, 23; входы 24, 25 устройств« Выходы 26, 27 устройства.

Блок 1 памяти предназначен для xðанcirèê микрокомандных слов — оперяционш гх .;1икрокоманд, содержа!пих опера ц! ",И11ыс поля; адресных 1;!кро".оман1. содержащих адрес« операцион1!ых микрокомаид; адреса пере;одоп в микропрограммах; адрcca констант; адрес f!)op! taTa agpectloH микроном а< !!дь! и, 11акь1Iец. Прог1)ам«н!ых c,loÂ вЂ” команд. 3 ttpaB;IfrtoH1IfX СЛОВ И !ИССЛ.

Схема 5 ра3решени:1 считывания программr1bix и микропрограммных слов предназначена для подключения адресного тракта машины, поступающего ня вход 24 устройства. Регистры 6 и 7 предназначены соо!Ветстве:шо для приема и хранения адресов .1икропрограммны:; и програ;txirtbtx слов. Программные слова поступают в регистр 7 через вход 25 устройства. Схемы 8 и 9 служат соответственно для приема адресов микропрограммных и программных слов и обеспечива!от поступление адресной информации в регистр 3 àдрсся блока памяти.

Регистр 10 совместно со схемой 11 предназначены для приема с блока памяти и хранения программных слов команд, управляющих слов, чисел, а также констант, используемых в микропрограммах. Информация с регистра 10 поступает »а выход 26 устройства. Регистр 12 совместно со с: Смой 13 предназначен для приема с блока памяти и храпения операционных микрокоманд. Дешифратор 14, осуществляет выработку микрооперяций машины. 1Чикрооперации с дешифратора

14 поступаю" на выход 27 устройства. Регистр

15 совместно со схемой 16 предназначены для приема и хранения адресных микрокоманд.

Дешифратор 17 предназначен д,1я задания модификаций образования адресов операционных микрокоманд, адресов переходов, адресов констант и признака считывашгя констat>ты. Формирователь 18 адресов микропрограммных слов предназначен для образования адресов микропрограммных слов, заданных в регистре 15. Тактовыш генератор 19 coB;recTtto со счетчиком 20 тактов, ня входе которого установлена схема «И» 21, предназначен для выработки тактовых сигналов устройсгBB управления.

Устройство работает следующим обрязо3 .

Схема 5 разрешения считывания при отсу1cTBHI запросов к блоку 1 от входа 24 задает режим считывания микропрограммных слов.

Исходным состоянием предлагаемого устройства является нулевое состояние счетчика 20 тактов. При этом считанное из памяти сл,1во поступает через схему 16, на входы которой

416696

65 поступают разрешающие потенциалы от cхемы 5 разрешения считывания и нулевого входа счетчика тактов в регистр 15. По содержимому поля форматов в регистре 15 определяется назначение каждого адресного поля. Лдрес микропрограммного слова, который формируется па выходе формирователя 18, может образовываться из одного, двух или нескольких адресных полей. Число полей задается дешифрятором 17.

Если в микропрограмме не содержится условных и безусловных переходов, то адресная микрокоманда состоит из адресов операционных микрокоманд, которые последовательтто через формирователь 18 поступают в регистр

6. Одновременно с этим к счетчику тактов прибавляется единица. При ненулевом значении счетчика 20 ТВКТс,В вырабатываются разрешающие потенциалы на входах схемы 13.

При следующем обращении к блоку 1 будет считана операционная микрокоманда, которая через схему 13 поступит в регистр 12. После приема операционной микрокоманды а дешифраторе 14 вырабатыватотся микрооперации, соответствующие считанной операционной микрокоманде и поступающие на выходе

27 устройства. Последнее адресное поле или несколько полей, в зависимости от формата адресной микрокоманды, задает адрес следующей адресной микрокоманды. После возвращения счетчика тактов в нулевое состояние процесс выполнения микрокоманд повторяется.

Если микропрограмма содержит переходы, то в адресной микрокоманде задаются адреса переходов к следующим адресным микрокомандам, либо номер следующего адресного поля в текущей адресной микрокоманде, с которого необходимо продолжить выполнение микропрограммы. При необходимости прервать выполнение текущей адресной микрокоманды, адрес следующей адресной микрокоманды поступает в регистр 6, а счетчик 20 тактов устанавливается в нулевое состояние.

Считывание константы в микропрограммах производится следующим образом.

В адресной микрокоманде при определенном состоянии дешифратора 17 образуется адрес константы, который через регистр 6 поступает в регистр 3 адреса блока 1. При этом выход дешифратора форматов адресных микрокоманд, определяющий модификацию «константа», поступает на схему 5 разрешения считывания, которая переключается на режим считывания программных слов. В этом режиме выход схемы 5 через схему «НЕ» 22 обеспечивает разрешающие потенциалы в схеме

11. Считанная из блока памяти информация по адресу константы поступит в регистр 10.

Считанная константа далее поступает на выход 26 устройства.

Рассмотренные режимы выполнения адресных и операционных микрокоманд, образование констант позволяет осуществить при небольших объемах памяти хранение и функцио5

ЗО

6 ппрование болт тпих систем микропрограммпровяпия. Тяк, для памяти объемом 8192 72разрядных слов при числе операционных микрокоманд, равным 256, можно получить следующие показатели. В одной адресной микрокоманде можно хранить до 8 адресов операционных микроттоматтд. Действительно для апресяции одной пз 256 операционных микрокомянд необходимо 8 разрядов, в 72-разрядном слове можно хранить 8 адресов операционных микрокоманд, остальные 72 — (8+8) =

=8 разрядов могут использоваться для дешифратора форматов адресных микрокоманд.

Это означает, что в памяти с объемом 8192

72-разрядных слов можно хранить до 8192—

256=64246 микрокоманд. Первые 256 слов памяти использутотся для хранения операциоттпых микрокоманд.

Если число операционных микрокоманд

paBtI0 512, что является большой величиной для микропрограммных ПВМ, учитывая сильтт .то регулярность таких ПВМ. то в ттамяти с ооз:смом 8192 72-ряaðÿníûê слов можно хранить:,о 53760 микрокоманд, т. е. даже в этом случае имеется семикратное увеличение объема памяти. Быстродействие данного устройства необходимо определять исходя из получаемых объемов микрокоманд. При времени обрашеттия к запомштающему устройству равным 500 нсек и учитт.твая, что через каждые

7 обратттетттттт (рассматривается последний слутятт) ппосчитывяние адресной микрокоманды, то для памяти в 53760 микрокоманд цикл обращения к микропрогпаммной памяти получается равным 571 нсек, что является предельным для запоминятощих устройств таких объемов. При этом необходимо учитывать, что цикл обращения можно уменьшить при введении таких фор>татов адресных микрокоманд, при которых адрес операционных микрокоманд имеет переменную длину.

Рассмотренные режимы чтения адресных и операционных микрокоманд, их выполнение, я также чтение констант позволяет реализовать лтобые хтикропрогряхтмьт цифровой вычислительной машины.

При чтении с блока 1 памяти схема 5 вырабатывает запрещающие потенциалы на входах схемы 16, схемы 13. По адоесу, поступающему из адресного тракта машины в регистр

7 из памяти считывается слово в регистр 10, которое поступает на выход 26 устройства.

Предмет изобретения

Микропрограммное устройство управления, содержащее блок памяти, регистры, схемы приема информации, тактовый генератор, счетчик тактов. схему разрешения считывания, схемы «1Л», «НЕ» и дешифраторы, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия и расширения функциональных возмо>кностей устройства, оно содержит формирователь адресов микропрограммных слов, первый вход которого соединен с первым вы416696

Изд. ¹ 530

Тираж о24

Заказ 1510/4

Пои.".испо;

Типография, ир. Сапчпоиа, 2 ходом первого регистра, вход которого подключен к выходу первой схемы приема и формации, второй вход формирователя адр»сов микропрограммных слов саед tt;et: с вы ходом тактового генератора, третий вход — с первым выходом счетчика тактов, его выхоi подключен ко входу второго регистр1, ваоро : выход первого регистра соединен со вхoJQM первого дешифратора, выход которого подключен к четвертому входу формпроватеin адресов микропрограммных слов и к первому входу схемы разрешения считывания, второй вход которой соединен с первым входом устройства, выход схемы разрешения считывания соединен с первым входом схемы «И», второй вход которой подключен к выходу -актового генератора, с первыми входами первой, второй и третьей схем приема информации, со входом первой схемы «НЕ», выход которой подключен к первым входам четвертой и пятой схем приема информации, выход второго регистра соединен со вторыми входами треть8 ей и четвертой схем приема информации, выходы которых подключены соответственно к первому и взорому входам блока памяти, третий вхо.t .:.оторого сое lnllctt с выходом такто5 вого гспера гора, третий вход четвг -ott cxe .!t.t

ПРИЕМа ИН(.и,Р.tant!» СОЕДИНЕН С ВЫХОДОМ ре ьсго регистра, вхсд которого подключен ко второму входу устройства, выход блока памяти соединен со вторыми входами первой, 10 второй и пятой схем приема информации, второй выход счетчика тактов, соединенного по входу с выходом схемы «И», подключен к третьему входу первой схемы приема информации и ко входу второй схемы «НЕ», выход

l5 которой подключен к третьему входу второй схемы приема информации, выход которой соединен со входом четвертого регистра, выход которого через второй дешифратор по, .— ключен к первому выходу устройства, выхсд

20 пятой схемы приема информации соединен со входом пятого регистра, выход которого подключен ко второму выходу устройства.