Цифровое устройство автоматической регулировки усиления

 

(н1 420093

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 29.05.72 (21) 1789471/26-9 с присоединением заявки (32) Приоритет

Опубликовано 15.03.74. Бюллетень № 10

Дата опубликования описания 15.08.74 (51) М. Кл. Н 03g 3/20

Государственный комитет

Совета Министров СССР со делам изобретений и открытий (53) УДК 621.396.666 (088.8) (72) Авторы изобретения

Б. Я. Фриде, Б. С. Муш и Д. К. Симо (71) Заявитель (54) ЦИФРОВОЕ УСТРОЙСТВО АВТОМАТИЧЕСКОЙ

РЕГУЛИРОВКИ УСИЛЕНИЯ

Устройство может быть использовано в радиолокационных станциях (РЛС).

Известно цифровое устройство автоматической регулировки усиления, содержащее последовательно соединенные регулируемый усилитель, детектор, бинарный квантователь, счетчик и схему сравнения, а также вентиль, регистр и преобразователь код-напряжение, подключенный к входу регулировки усилителя. Такое устройство применимо только при условии стационарности шума в пределах периода повторения РЛС (например, собственный шум приемника). Тогда интервал накопления равен периоду повторения РЛС и в течение его регулирующее напряжение корректируется один раз. В случае нестационарного фона по дальности для получения необходимой точности регулировки период повторения

РЛС разбивается на несколько интервалов, в каждом из которых шум уже считается стационарным. Таким образом, устройство становится многоканальным.

Однако для обеспечения многоканальности в известном устройстве необходимо, чтобы каждый канал содержал отдельный накопительный счетчик и счетчик числа превышений, а также в устройство вводится схема коммутации, обеспечивающая подключение преобразователя код-напряжение поочередно по всем накопительным счетчикам. В результате количество требуемого оборудования резко возрастает с ростом числа интервалов.

Для обеспечения многоканальности устройства в него введены блок динамической памя5 ти, включающий два сдвигающих регистра и коммутатор, одноразрядный сумматор, логические схемы ввода слагаемых и блок умножения.

На чертеже показана блок-схема предлага10 емого устройства.

Устройство содержит блок 1 динамической памяти, включающий сдвигающие регистры 2 и 3 и коммутатор 4, подсоединенный к входам сдвигающих регистров. К управляющим ши15 нам последних подключен блок 5 умножения, соединенный с входом логической схемы 6 ввода первого слагаемого, второй вход которой подключен к выходу регистра 3. Выход регистра 2 соединен с входами коммутатора не20 посредственно и через последовательно включенные логическую схему 7 ввода второго слагаемого и одноразрядный сумматор 8.

Кроме того, регистр 2 подключен к вентилю

9, выходы которого соединены с буферным ре25 гистром 10. Последовательно с регистром 10 соединены преобразователь 11 код-напряжение, усилитель 12 промежуточной частоты (УПЧ), детектор 13, бинарный квантователь

14, счетчик 15 и регистр 16. Выходы регистров

30 16 и 17 подключены к схеме 18 сравнения, 420093 выход которой соединен с входом логической схемы 7.

Рабочий строб в каждом периоде повторения разбивается íà z равных по длительности интервалов. Каждый интервал содержит и дискретов и обрабатывается одним каналом устройства.

Цикл работы рассматриваемого устройства в отличие от известного содержит и зондирований РЛС.

Рассмотрим г.-ый канал íà 1 -ом периоде повторения РЛС в Л -ом цикле работы устройства. В течение времени обработки сигналов в г — 1-ом канале в регистре 2 производится сдвиг числа. К моменту времени начала г-ro интервала в последних 1 разрядах регистра 2 оказывается записанным число С,.г гг, осуществляющее регулировку коэффициента усиления УПЧ 12 в i-ом канале. По фронту начала работы i-го капала оно переписывается через вентиль 9 в регистр 10, преобразуется в напряжение в преобразователе 11 и устанавливает определенный коэффициент усиления УПЧ 12. В течение -го интервала времени счетчик 15 определяет сумму mz . числа превышений продетектированным (на детекторе 13) сигналом порога квантователя

14. По заднему фронту г-ro интервала содержимое счетчика переписывается в регистр 16.

В течение (i+1)-ro интервала времени производится поразрядное суммирование разности т; — то, полученной на схеме 18 сравнеJ — 1 ния, с текущей суммой (гггг, — иг,), /г =-1 хранящейся в регистре 3, на сумматоре 8 (mo — допустимое число превышений порога квантователя в m дискретах канала). Последовательно, начиная с первого разряда, на сумматор подается через логическую схему

/ — 1

6 из регистра 3 сумма (т,, — т,), а через

А=-г логическую схему 7 число (тг. — mo). Резуль.г тат (т, — m,), поразрядно записывается

1=1 в регистр 3 через коммутатор 4.

В режиме вычисления ошибки регулирования число QP — >, определяющее коэффициент усиления УПЧ 12 не меняется. Оно циркулирует в регистре 2 (с выхода через коммутатор на вход).

По окончании рабочего строба в и-ом зондировании цикла в регистре 3 содержится z—

l разрядных слов, каждое из которых равно и ошибке регулирования гъ1 =, (тг — т,) й=-1 соответствующего канала устройства. В интервал времени до начала рабочего строба

15 следующего зондирования производится коррекция управляющего числа.

Предмет изобретения

Цифровое устройство автоматической регулировки усиления, содержащее последовательно соединенные регулируемый усилитель, детектор, бинарный квантователь, счетчик и

25 схему сравнения, а также вентиль, регистр и преобразователь код-напряжение, подключенный к входу регулировки усилителя, о тл и ч а и щ е е с я тем, что, с целью обеспечения его многоканальности, вход вентиля под30 ключен к блоку динамической памяти, состоящему из двух сдвигающих регистров и коммутатора, подключенного выходами к информационным входам сдвигающих регистров, одним входом к сдвигающему регистру, соеди35 пенному с вентилем непосредственно, а другим входом к тому же сдвигающему регистру через последовательно включенные одноразрядный сумматор, один из входов которого через логическую схему ввода первого слагае40 мого соединен с блоком умножения, подключенным к управляющим входам обоих сдвигающих регистров, и с вторым сдвигающим регистром, и логическую схему ввода второго слагаемого, подсоединенную к схеме сравне45 ния.

420093

Состапвтель Э. Гилинская

Редактор Т. Юрчикова Техред Л. Богданова Корректор И. Позняковская

Заказ 1910/7 Изд. № 1389 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2