Патент ссср 421988
Q(80Ñ-.ОВИВ> — Ф?-Й И Е
42I988! 4 %
Союз Советских
Социалистических
Республик !
РЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от явт. свидстельства—
Заявле!ю 17.05.72 1786407. 18-24.Ч. Кл. G 06f 5 00
Н 031 13, 00 с присоединением зяявкп—
Приоритст—
Государственный комите
Совета Министров СССР по делам изооретении
И OTI(obITHH х)ДК 681.325(088.8) Опубликовано 30.03.74. Бк)ллстеиь ¹ 12
Дата опубликования описания 22.1.75
Авторы изобретения
В, Е. Евстигнеев и В. А. Немкевич
Заявитель
МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В КОД
И зоб >р стсfi f l(3 OT I IOCI ITC51 I(X CТ !ро!1«TBB Af числительной техники, à именно к устройствам преобразования информации для цифровых
Bhi÷èñëèòåëüHûx мап!ин, и может ohlTh пpIIblcисио для параллельного преобразования и скольких частотно-импульсных сигналов при последовательном вводе кодов в вы Ièñëllòåëi>иое устройство.
Известен многоканальный преобразователь с послсдоват«льным опросом каждого канала пр(Об()a 330Вят(., 151, В 1(oтороxi кяждяя !3?>одн<151
iiIi <1,i10Г0В 151 В(, i ii !i! !! i i i fi «! ()1 КОД, Я В I>!ХОДI II>1(. КО (i >i
i l f)(0() P
13 сс!1 чяс II05113л IIIIH иомсxil в ядр(сиых II(>—
f15!x В тя кОм Ii р«0() р азоВатслс ВОЗ м()?К11Я .!Ож ияя запись информации в любой капал преобразователя или одновременный ввод искаж«iiиой ииформацlili от !цскольких каналов, Цель изобрст(иия — ifoBIIIIICHII« fioiicxoзащищешюсти многоканального ирсобразоват—
l5I ЧЯСТОТI>1 В КОД.
Это достигался тем, что в преобразователь дополнительно введены схема сборки адресов, две линии задер?кки, две схемы совпадения. инвертор и триггер, При этом выход схемы соорки адресов через последовательно вкл1очсниые первые линии задержки и схему совIIlxoд триггера — с шиной разрешения ввода адреса в регистр и первым входом второй схемы совпадения, второй вход которой через инвертор подключен к выходу схемы cOopKII адр coB, а выход соединен с шиной опроса распределителя и aepe3 ВТорХ 10 линию задержки с нулевыми входами триггера и регистра адреса. Второй вход первой схемы совпадения и третий вход второй схемы совпадения подсоедин flhl к выходу генератора тактовых импульсов, Ня чсртсжс и()кязяня сx(мя пр«длягя«мого
I! P(>0ОРЯ3О(3<1T(. Ë ß.
Оиа сод(ржит счетчики 1 — 1 Входных ими м IhcoB ка ж;10ГО icа и<1л<1; Вен Гил и <) — IIH(f)oPxi l хо;10В (ч(тчи 1 ОВ; 13(>ilòii. 1 !1 9 12 13хО. 1111>1 I I ìè > Л1>СОВ; ВСТОчH11KH 1<) — 1() ВХОД!31>1Х 1ЯСTOTIIO Иа!П>> ЛЬ(. HhlX СИГИЯ 10В, H(. cIIHxpoHHhIx с генератором тактовых импул:>сов; поразрядную сборкм 17 информации с В(. Втисlсй 5 — 8; Bhi i!le 111Tc 1hHQL ройство 1() ; схему 19 сборки входных адресов из вычислительных устройств; генератор 20 тактовых импульсов; линии 21 и 22 задержки на время —.1 и - ; схему 2,5 совпадения для выделения синхронного с тактом сигнала, задержанного на время t относительно адреса; инвертор 24; триггер 25 с раздельными Входами, для выделе!шя разрешения ввода адр3() са в регистр; схему 26 совпадения для выде421988 леиия синхронного с тактом сигнала опроса вентилей регистра адресов; регистр 27 адреса каналов преобразователя; инверторы 28 для формирования сигнала запрета для вентилей 9 — 12; распределитель 29 адресных сигналов с вентилями 80 для выделения поканальных сигналов опроса вентилей 5 — 8 и вентилями иоканальных сигналов «Установки в 0» сче.чиков 1 — 4; схемы 82 совпадения регистра 27 адреса. Преобразователь работает следующим образом. В случае отсутствия адресных сигналов из вычислительного устройства 18 триггер 25 и регистр 27 обнулены сигналом с выхода линии 22 задержки, а счетчики 1 — 4 ведут счет частотным сигналам, идущим через открытые вентили 9 — 12 от источников 18 — 1б входных сигналов, работающих с генератором 20 тактов. При поступлении любого адреса с выхода вычислительного устройства на вход схемы 19 сборки адресов, а также при кратковременных пропаданиях адреса на время, меньшее -,, опрокидывание триггера 25 и ввод адреса в регистр 27 адреса происходят через время -, (время задержки линии 21) после появления адреса. Тем самым обеспечивается помехоустойчивость преобраразователя при кратковременных пропаданиях адреса. Когда на входах схемы сборки адресов появляются помехи с длительностью меньше ".„ опрокидывания триггера и ввод адреса в ре гистр 27 адреса не происходят, так как схема 28 совпадения закрыта в течение времени относительно момента появления входного адреса сигналом с выхода линии 21 задержки. Благодаря эгому осуществляется фильтрация помехи определенной длительности. Инвертор запрещает прохождение сигнала через схему 26 во время наличия адреса. Это предотвращает выработку ложного сигнала сброса преобразователя. При совпадении синхронного с тактами сигнала опроса регистра адреса с выхода триггера 25 и адреса, записанного в регистр 27, происходит опрос вентилей 30 распределителя 29. Сигнал с их выхода даст разрешение съема информации через вентили 5 — 8 с onно о из счетчиков 1 — 4 на поразрядную сборку 17 и далее в вычислительное устройство 18. Одновременно сигналы с выходов инвсрторов 28 запрещают прохождение имиульсоз на счетные входы счетчиков 1 — 4 через один из вентилей 9 — 12. Это обеспечивает синхронизацию каждого несинхронно работающего счетчика с тактами вычислительного устройства 18 при вводе в него информации и 10 помехозащищенность цепей ввода, После снятия адреса сигнал с инвертора 24 разрешает прохождение сигнала через схему 2б и вентили 81 опроса распределителя, формирует сигнал «Установка в 0» одного из счетчиков. Через время -. после снятия адреса линия 22 формирует по цепи сброса сигнал, обнуляющий триггер 25 и регистр 27. Предмет изобретения 20 Многоканальный преобразователь частоты в код, содержащий генератор тактовых импульсов, регистр адреса, выходы которого подключены к входам распределителя управляющих сигналов, а входы через схемы совпа25 дения — к выходам вычислительного устройства, поканальные счетчики импульсов с выходными и входными вентилями, входы которых подсоединены к выходам распределит"=ля, поразрядную сборку, подключенную к выЗО ходам выходных вентилей счетчиков, от.тичающийся тем, что, с целью повышения помехозащищенности, он дополнительно содержит схему сборки адресов, две линии задержки, две схемы совпадения, инвертор и триггер, причем выход схемы сборки через последовательно включенные первые линии задержки и схему совпадения подсоединен к единичному входу триггера, единичный выход которого подсоединен к шине разрешения ввода адреса 40 в регистр и первому входу второй схемы совпадения, второй вход которой через инвертор подсоединен к выходу схемы сборки адресов, а выход соединен с шиной опроса распределителя и через вторую линию задержки с нулевыми входами триггера и регистра адреса. второй вход первой схемы совпадения и тр.тий вход второй cxc ìû совпадения подсоединены к выходу генератора тактовых импулосов. 421988 1 Составитель И. Долгушева Редактор И. Грузова Техред 3. Тараненко Корректор Л. Орлова Заказ 5585 Изд. М 1426 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и, открытий Москва, Ж-35, Раушская наб., д. 4/5 Череповецкая городская типография
