Устройство для сдвига информации

 

О П И С А Н И Е (п) 423l76

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистимеских

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 20.02.71 (21) 1622387/18-24 с присоединением заявки ¹ (32) Приоритет

Опубликовано 05.04.74. Бюллетень ¹ 13

Дата опубликования описания 04.09.74 (51) М. Кл. G 11с 19(00

Государственный комитет

Совета Министров СССР по делам изооретеннЯ н открытий (53) УДК 681.327.6

088.

ВПТБ (72) Авторы изобретения

В. Б. Зинин, В. А. Шиколев, H. И. Кузнецова, H. В. Дегтярь и Я. И. Ойхер

Специальное конструкторское бюро го автоматизации прокатного и трубного производства (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ

Изобретение относится к области дискретной техники и может быть использовано в приборах и системах синхронного переноса информации о движущихся изделиях, например, в системах сопровождения и сортировки листов (труб), построенных на принципе моделирования движения транспортных механизмов.

Известно устройство, содержащее генератор тактовых импульсов и в каждом разряде схему «И» и счетчик импульсов, вход которого соединен с выходом схемы «И» одноименного разряда, а вход схемы «И» подключен к выходу генератора тактовых импульсов.

Однако такое устройство не может выполнять синхронный перенос информации. Для этой цели применяют устройство, построенное на базе сдвигающего регистра и содержащее большое количество элементов.

Цель изобретения состоит в том, чтобы в устройстве для сдвига информации значительно сократить число элементов, сохранив при этом точность синхронного переноса информации.

Эта цель достигается тем, что предлагаемое устройство содержит в каждом разряде дополнительную ячейку памяти, первый вход которой подключен к выходу счетчика импульсов предыдущего разряда, а второй — к выходу счетчика импульсов одноименного разряда; выход каждой ячейки памяти соединен со входом схемы «И» одноименного разряда.

На чертеже показана блок-схема двух разрядов устройства.

5 Устройство содержит ячейку памяти 1, выход которой соединен с входом схемы «И» 2 одноименного разряда, вторым входом подключенной к выходу генератора тактовых импульсов 3. Выход схемы «И» 2 соединен с вхо10 дом счетчика импульсов 4 одноименного разряда, выход которого соединен с входом ячейки памяти 1 одноименного и ячейки памяти 5 последующего разрядов (6 — аналогичная схема «И», а 7 — счетчик импульсов следующего

15 разряда) .

В исходном состоянии выходной сигнал ячейки памяти 1 запрещает прохождение тактовых импульсов от генератора 3 через схему

«И» 2 на вход счетчика импульсов 4, все раз20 ряды которого находятся в состоянии «О».

При записи информации в ячейку памяти 1 первого разряда открыгается схема «И» 2, н счетчик импульсов 4 начинает считать тактовые импульсы. Насчитав заданное число им25 пульсов, счетчик 4 выдает сигнал, который поступает на вход ячейки памяти 1, изменяет ее состояние и, тем самым, запрещает прохождение тактовых импульсов через схсму «И» 2.

Одновременно выходной сигнал счетчика 4 за30 поминается ячейкой памяти 5 последующего

423176 дом разряде схему «И» и счетчик импульсов, вход которого соединен с выходом схемы «И» одноименного разряда, а вход схемы «И» подключен к выходу генератора тактовых импуль5 сов, о тли ч а ю щеес я тем, что, с целью сокращения количества оборудования, в каждый разряд устройства дополнительно введена ячейка памяти, первый вход которой подключен к выходу счетчика импульсов предыдуще10 го разряда, а второй — к выходу счетчика импульсов одноименного разряда; выход каждой ячейки памяти соединен со входом схемы

«И» одноименного разряда.

Предмет изобретения!!

Составитель В. Зинин

Техред T. Миронова

Редактор Л, Утехина

Корректор И. Позняковская

Заказ 2222/16 Изд. № 717 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 разряда, сигнал с которой разрешает прохождение тактовых импульсов с генератора 3 на вход счетчика импульсов 7 последующего разряда, который, насчитав заданное число импульсов, выдает сигнал па сброс ячейки памяти 5 одноименного разряда и перезапись информации в ячейку памяти следующего разряда.

Устройство для сдвига информации, содержащее генератор тактовых импульсов и в кажI

1

I

1

Устройство для сдвига информации Устройство для сдвига информации 

 

Похожие патенты:

Резервированный сдвиговый регистр1изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.с целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки. каждая ячейка содержит трехпороговый и однопороговый логические элементы, имеющие общий входной диодно-резисторный линейный сумматор, выходы которых объединены, через схему «и» соединены с двумя управляющими входами ячейки и подключены к двум входам линейного сумматора.на фиг. 1 дана структурная схема резервированного сдвигового регистра; на фиг. 2 — принципиальная схема элементарной ячейки.резервированный сдвиговый регистр содержит три канала. первый канал включает ячейки 1 и 2, второй — ячейки 3 и 4, третий — ячейки 5 и 6. первый, второй и третий каналы 5 содержат по три управляющие щины 7—9, 10—12 и 13—15 соответственно. на шины первого, второго и третьего каналов соответственно подаются управляющие сигналы л№, 5 // 423175
Изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.Известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».Однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.С целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки

Резервированный сдвиговый регистр1изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.с целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки. каждая ячейка содержит трехпороговый и однопороговый логические элементы, имеющие общий входной диодно-резисторный линейный сумматор, выходы которых объединены, через схему «и» соединены с двумя управляющими входами ячейки и подключены к двум входам линейного сумматора.на фиг. 1 дана структурная схема резервированного сдвигового регистра; на фиг. 2 — принципиальная схема элементарной ячейки.резервированный сдвиговый регистр содержит три канала. первый канал включает ячейки 1 и 2, второй — ячейки 3 и 4, третий — ячейки 5 и 6. первый, второй и третий каналы 5 содержат по три управляющие щины 7—9, 10—12 и 13—15 соответственно. на шины первого, второго и третьего каналов соответственно подаются управляющие сигналы л№, 5 // 423175
Изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.Известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».Однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.С целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех
Наверх