Измеритель средней частоты импульсов

 

О П И С А-Н-И:Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

»»» -М 2408 (11) 4 I

Союз Советский

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 17.07.72 (21) 1814247!18-10 с присоединением заявки № (32) Приоритет

Опубликовано 15.04.74. Бюллетень № 14

Дата опубликования описания 19.09.74 (51) М. Кл.G Olr 23 00

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.317.361 (088.8) (72) Авторы изобретения

В. А. Соломка и P. Д. Столяренко (71) Заявитель (54) ИЗМЕРИТЕЛЬ СРЕДНЕЙ ЧАСТОТЫ ИМПУЛЬСОВ

Изобретение относится к области электроизмерительной техники и может быть использовано при создании устройств для регистрации динамики ионизирующего излучения радиоактивных изотопов.

Известные измерители средней частоты импульсов, основанные на усреднении последовательных результатов счета и содержащие счетчик импульсов, таймер, узел задержки, блок вывода информации и входную схему запрета, обладают большой динамической ошибкой.

Для уменьшения динамической ошибки измерения средней частоты импульсов, изменяющейся во времени, в предлагаемом измерителе входная схема запрета соединена с несколькими счетчиками импульсов, выходы сброса которых подключены к коммутатору, соединенному через устройство задержки с таймером, благодаря чему реализуется симметрич ная форма весовой функции усреднения.

На чертеже представлена блок-схема описываемого устройства, содержащего логическую схему запрета 1, счетчики 2 импульсов, блок 3 логических схем «ИЛИ», блок 4 логических схем «И», блок вывода информации, выполненный в виде регистра 5 с выходным преобразованием в аналоговую или цифровую форму, таймер 6, устройство 7 задержки, коммутатор 8 и формирователь 9 импульсов.

Устройство работает следующим образом.

Входные импульсы с частотой п поступают на нормально открытую схему запрета 1 и с ее выхода на входы счетчиков 2. Таймер 6 выдает управляющие импульсы с интервалом времени Т. Импульс таймера сбрасывает регистр

5 в нулевое состояние, запирает входную схему запрета 1 на время импульса формирователя 9, отпирает схемы «И» блока 4 и, задер10 жавшись в устройстве 7 на время, ориентировочно равное половине длительности импульса формирователя 9, поступает на коммутатор 8. Коммутатор вырабатывает импульс сброса в нулевое состояние очередного счст15 чика 2. При этом число, накопленное в этом счетчике к моменту запирания схемы 1, через схемы «ИЛИ» блока 3 и открытые импульсом формирователя 9 схемы «И» блока 4 переписываются в параллельном коде в регистр 5.

20 По окончании импульса формирователя 9 этот счетчик начинает счет с нуля, а остальные счетчики продолжают накопление импульсов.

Второй импульс таймера сбрасывает рс25 гистр и через коммутатор 8 следующий счетчик, псрсписывая накопленное в нем число в выходной регистр 5. Таким образом каждый счетчик 2 накапливает импульсы в течение цикла работы коммутатора 8. т. е. в течение

30 времени КТ, где К вЂ” число счетчиков 2. При этом регистр 5 выводит информацию о числе

424081

Предмет изобретения

Составитель А. Изюмов

Техред Е. Борисова

Корректор Н. Стельмах

Редактор С. Хейфиц

Заказ 2397/5 Изд. № 1497 Тираж 678 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 импульсов, поступивших на вход измерителя за время КТ: п=пКТ.

Причем эта информация обновляется через каждый интервал времени Т, В итоге последовательно выводимые числа соответствуют средней частоте импульсов, измеренной за интервал времени КТ, дискретно смещающейся на величину Т. Благодаря этому реализуется прямоугольная (симметричная) форма весовой функции усреднения и, как следствие этого, обсспечивается уменьшение динамической ошибки измерения.

Измеритель средней частоты импульсов, содержащий логическую схему запрета, нагруженную на параллельно соединенные счетчики импульсов, и таймер, к выходу которого подключен вход узла задержки и управляющий вход блока вывода информации, отл и5 ч а ю шийся тем, что, с целью уменьшения динамической ошибки измерения, он снабжен блоками логических схем «И» и «ИЛИ», коммутатором и формирователем импульсов, причем входы сброса счетчиков импульсов под10 ключены к выхода м коммутатора, вход которого соединен с выходом узла задержки, а выходы счетчиков через последовательно соединенные блоки логических схем «ИЛИ» и

«И» поразрядно соединены с входом блока

15 вывода информации, другой вход схемы «И» через формирователь им пульсов подключен к выходу таймера.