Устройство для деления двоичных чисел
1
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ (») 424I47
Союз Советских
Соц .; а листических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. canдетсльства (22) Заявлено 07.03.72 (21) 1756422/18-24 (51) М. Кл. С 06f 7/52 с присоединением заявки ¹ (32) Приоритет
Опубликовано 15.04.74. Бюллетень ¹ 14, Дата опубликования описания 11.09.74
Государственный комитет
Совета Министров СССР во делам изобретений и открытий (53) УДК 681.325.5 (088.8) (72) Авторы изобретения
А. А. Степанян и А. А. Тихомиров
Куйбышевский политехнический институт им. В. В. Куйбышева (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДВОИЧНЫХ ЧИСЕЛ
Изобретение относится к области вычислительной техники, и может быть использовано в арифметическом устройстве цифровых вычислительных машин.
Известны устройства для деления двоичных чисел, входящие в арифметические устройства цифровых вычислительных машин.
В этих устройствах с целью уменьшения систематической составляющей погрешности округления, возникающей в результате замены точного значения частного, содержащего, в общем случае, бесконечное количество цифр, машинным и-разрядным числом, применяется округление частного. Для этого определяется дополнительная (n + 1)-ая цифра частного, частное передается в сумматор и к (и+ 1)му разряду прибавляется единица округления.
При этом затраты времени на округление сравнительно велики.
Целью предлагаемого изобретения является сокращение затрат времени на округление при сохранении точностных характеристик способа округления.
Для достижения этой цели в состав устройства включен дополнительный (n+ 1)-ый разряд сумматора, соединенный с выходом первого разряда регистра частного. Управляюшие входы групп вентилей для передачи делителя с регистра ОЗУ на регистры делителя и частного соединены между собой.
На чертеже приведена блок-схема устройства для деления двоичных чисел.
Устройство содержит и-разрядный регистр делителя 1, и-разрядный сумматор 2 со знаковым разрядом, дополнительный (и+ 1)-ый разряд 3 сумматора 2, и-разрядный регистр частного 4, и вентилей 5 для передачи дели10 теля в регистр частного и и вентилей 6 для передачи делителя в регистр делителя.
Первый разряд регистра частного соединен с (и+1)-ым разрядом сумматора, управляющие входы 7 и 8 вентилей обеих групп сое15 динены между собой.
Перед началом деления устройство управления вырабатывает сигнал занесения, по которому делитель переписывается через вентили 5 и 6 в регистр частного 4 и регистр де2р лителя 1. На сумматор 2 записывается делимое в разряды с 1-го по и, в (и+ 1)-ып разряд 3 сумматора 2 заносится нуль.
В процессе деления, выполняемого по известным алгоритмам, содержимое сумматора 2, (п+1)-го разряда 3 сумматора 2 и регистра частного 4 сдвигается влево, и цифры делителя, выдвигающиеся из регистра частного 4, передаются в (n + 1) -ый разряд 3 сумматора 2. После окончания деления в ре424147
43 АЗУ
Из ПЗУ
Составитель В. Пахунов
Техред Е. Борисова Корректор И. Позняковская
Редактор Е. Семанова
Заказ 2311/16 Изд. М 1491 Тираж 624 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, 3<,-35, Раушская наб., д. 4/5
Типография, пр. Сапунова. 2 гистре частного 4 находится и-разрядное число, округленное по (и + 1)-му разряду.
Предмет изобретения
Устройство для деления двоичных чисел, содержащее п-разрядный сумматор, и-разрядные регистры делителя и частного, причем входы сумматора соединены с выходами регистра делителя, а также две группы вентилей, выходы которых соответственно соедине. ны с входами регистров делителя и частного, отличающееся тем, что, с целью сокращения затрат времени на округление частного, 5 оно дополнительно содержит (и+1)-ый разряд сумматора, соединенный с выходом первого разряда регистра частного, а управляющие входы всех вентилей обеих групп соединены друг с другом.
