Декодирующий накопитель
у г..
О П И С А Н И Е
ИЗОБРЕТЕНИЯ
<11>427466
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства— (22) Заявлено 25.02.72 (21) 1752133/26-9 с присоединением заявки %в (32) Приоритет—
Опубликовано 05.05.74. Бюллетень Ме 17
Дата апубликования описания 10.01.75. (51) М, Кл. Н 03k 13/10
Государственный номнтет
Соввтв Министров СССР по делам нэооретеннй н открытнй (53) УДК 621.396.2 (088.8) (72) Автор изобретения
М. Л, Миневич (71) Заявитель (54) ДЕКОДИРУЮЩИЙ НАКОПИТЕЛЬ
Изобретение относится к технике связи, может быть использовано в системах передачи информации по каналам связи, подверженным воздействию помех.
Известен декодирующий накопитель, содержащий параллельно включенные регистр сдвига и счетчик повторений с коммутатором на выходе. Регистр сдвига последовательного действия состоит из каскадов, число которых равно числу разрядов в принятом сообщении (обозначим его через n), с которым связаны и схем «И» и п схем выделения последовательного типа с памятью, Вся схема синхронизируется сигналами, поступающими с коммутатора, связанного со счетчиком числа разрядов.
Цель изобретения — повышение надежности — достигается тем, что в предлагаемом накопителе между входами счетчика повторений и регистра сдвига введен управляемый коммутатором ключ, а выход регистра сдвига соединен с дополнительными входами ключа через сумматоры, вторые входы которых подсоединены ко входу счетчика повторений, -la чертеже представлена блок-схема предлагаемого устройства.
Накопитель состоит из счетчика повторений 1, коммутатора 2, ключа 8, регистра сдвига 4, сумматоров 5 и б. Счетчик 1 соединен со входом коммутатора 2, выходы которого соединены с управляющим входом ключа 8. Выход ключа соединен со входом регистра сдвига 4, выход которого соединен со входами сумматоров 5 и б, на вторые входы которых поступает входная информация. Выходы сумматоров соединены со входами ключа.
Работает накопитель следующим образом.
Принятая последовательность из и символов поступает одновременно на вход ключа 8, на вход счетчика повторений 1 и на входы
10 сумматоров 5 и б. Поскольку идет речь о первом приеме сигнала, сигнал с коммутатора 2 ставит ключ в положение, когда на регистр сдвига 4 проходят сигналы, принимаемые со входа. При этом сигналы с выходов сумматоров не проходят через ключ, Через и тактов принятая информация оказывается записанной в регистре 4. При приеме второго повторения сигнал со счетчика 1 через коммутатор 2 ставит ключ 8 в положение, прн котором на
20 регистр сдвига проходят сигналы с выхода сумматора 5. Принятое сообщение поразрядно поступает на сумматор 5, на второй вход которого поступает первое повторение этой же информации с регистра сдвига 4. Сумматор 5 работает по правилу: 1+1=1, 0+0=0, 1+0=2, 0+1=2. Таким образом, после приема второго повторения в регистре оказывается записанной сумма первого и второго повторений, содержащая в общем случае символы 0,1 и 2, где 2 — символ неопределенности.
427466
Предмет изобретения
Составитель M. Миневич
Техред Г. Васильева
Корректор В. Гутман
Редактор Б. Федотов
Заказ 1722/464 Изд. № 803 Тираж 811 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, Ж-35, Раушская наб., д. 4/5
Тип. Харьк. фил. пред. «Патент».
При приеме третьего повторения сигнал со счетчика повторений 1, через коммутатор 2 ставит ключ 8 вв ппооллоожжееннииее, при котором на регистр 4 проходят сигналы с выхода сумматора б. Принятое сообщение поразрядно поступает на сумматор б, на второй вход которого попадает сумма первого и второго повторений с регистра. Сумматор б работает по л Л л Л пра|вилу: 1+1=1, 0+0=0, 1+0=1, 0+1=0, л
2+1=:1, 2+0=0, где знаком (л ) отмечены сим волы, постулающие с,регистра. После окончания третьего повторения в регистре оказывается за писанной принятая двоичная последовательность.
При повышенной надежности описанное устройство обладает расширенными функциональными возможностями, позволяя, в частности, снимать декодированную информацию как в параллельном, так и в последовательном виде.
Декодирующий накопитель, содержащий параллельно включенные регистр сдвига и счетчик повторений с коммутатором на выходе, отличающийся тем, что, с целью повышения надежности, между входами счетчика повторений и регистра сдвига включен управляемый коммутатором ключ, а выход регистра сдвига соединен с дополнительными входами ключа через сумматоры, вторые входы которых подсоединены ко входу счетчика повторений.
