Патент ссср 429534

 

(ti) 429534

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ сокзз Советеких

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 30.09.71 (21) 1701624/26-9 с присоединением заявки № (32) Приоритет

Опубликовано 25,05.74. Бюллетень № 19

Дата опубликования описания 10.11.74 (51) M. Кл. H 03k 23/00

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325.58 (088.8) (72) Автор изобретения

А. А. Котляр

Всесоюзный научно-исследовательский кинофотоинститут (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к импульсной технике и, в частности, к преобразователям частоты с управляемым коэффициентом деления, применяемым в автоматических синхронно-импульсных системах.

Известен делитель частоты следования импульсов, содержащий последовательно соединенные два кольцевых счетчика, выходы ячеек которых подключены ко входам логических элементов «И», и датчик программных импульсов.

Однако известный делитель не позволяет автоматически изменять коэффициент деления по заданной программе.

Целью изобретения является обеспечение автоматического изменения коэффициента деления по заданной программе, а также расширение функциональных возможностей делителя.

Для этого делитель содержит электронный коммутатор и логический элемент «ИЛИ», причем вход и выход логического элемента

«ИЛИ» соединены соответственно с выходами логических элементов «И» и с шиной сброса кольцевых счетчиков, а выход датчика программных импульсов подключен ко входу электронного коммутатора, выходы ячеек которого подключены ко входам логических элементов «И»; делитель также содержит дополнительные логический элемент «ИЛИ» и электронный коммутатор, причем выход логического элемента «ИЛИ» соединен со входом дополнительного электронного коммутатора, выходы ячеек которого подключены ко входам логических элементов «И», а шина сброса дополнительного коммутатора соединена с выходом дополнительного логического элемента

«ИЛИ», входы которого соединены с выходами логических элементов «И».

На чертеже приведена блок-схема делителя, Делитель частоты следования импульсов содержит каскады 1 и 2 кольцевого счетчика, датчик 3 программных импульсов, основной электронный коммутатор 4, дополнительный электронный коммутатор 5, логические элементы «ИЛИ» 6 — 12, основной логический элемент «ИЛИ» 13 и дополнительный логический элемент «ИЛИ» 14.

Каскады 1 и 2 кольцевого счетчика имеют шины сброса 15 и 16 соответственно, дополнительный коммутатор имеет шину сброса 17 и три ячейки 18, 19, 20, каскад 1 кольцевого счетчика содержит десять ячеек 21 — 30, каскад 2 — десять ячеек 31 — 40, основной комму25 татор 4 содержит четыре ячейки 41 — 44.

Делитель работает следующим образом.

При включении делителя необходимо произвести сброс каскадов 1 и 2 кольцевого счетчика и коммутаторов 4 и 5 в исходное состояние, 30 при котором на выходе ячеек 30, 40, 41 и 18

429534

3 каскадов 1 и 2 коммутаторов 4 и 5 соответственно устанавливается единичное напряжение, а на выходах всех остальных ячеек этих элементов устанавливается нулевое напряжение.

После сброса начинается отработка первой ступени программы. Так как на первой ступени программы в основном коммутаторе 4 единичное напряжение имеется только на выходе ячейки 41, подключенной к одному из входов элемента «И» б, то единичный импульс может появиться только на выходе этого элемента 6 и произойдет это тогда, когда единичное напряжение появится одновременно на его двух остальных входах, т. е. на выходах ячеек

29 и 35 каскадов 1 и 2 соответственно, а именно тогда,,когда эти каскады отсчитают 59 импульсов входного напряжения У„. Тогда единичный импульс появится и на выходе логического элемента «ИЛИ» 13. Этот импульс поступает на шины сброса 15 и 1б каскадов 1 и 2 и на вход дополнительного коммутатора 5.

При этом каскады 1 и 2 возвращаются в исходное состояние, а в коммутаторе 5 единичное напряжение перемещается с выхода ячейки 18 на вход ячейки 19. После сброса цикл считывания 59-ти импульсов повторяется и делитель будет осуществлять деление с коэффициентом деления К вЂ” — 59 на протяжении всей первой ступени программы.

При поступлении первого программного импульса с датчика 3 на вход основного коммутатора 4 единичное напряжение переместится с выхода ячейки 41 на выход ячейки 42 и с этого момента времени закончится отработка первой ступени и начнется отработка второй ступени пр огр ам мы.

На второй ступени программы в коммутаторе 4 единичное напряжение имеется только на выходе ячейки 42, которая подключена к одзому из входов элемента «И» 7, и единичный импульс может появиться только на выходе элемента «И» 7, а произойдет это тогда, когда единичное напряжение появится одновременно на его двух остальных входах, т. е. на выходах ячеек 28 и 34 каскадов 1 и 2 соответственно, а именно когда эти каскады отсчитают

48 импульсов входного напряжения U„„„. Тогда единичный импульс появится и на выходах элементов «ИЛИ» 13 и 14. Импульс на выходе элемента «ИЛИ» 13 будет производить сброс каскадов 1 и 2, т. е. будет осуществляться деление частоты с коэффициентом деления

К2 — — 48.

С выхода логического элемента «ИЛИ» 14 импульс поступает на шину. сброса 17 дополнительного коммутатора 5.

Таким образом, при завершении каждого цикла считывания на второй ступени программы дополнительный коммутатор 5 будет возвращаться в исходное состояние, при котором единичное напряжение устанавливается на выходе его ячейки 18.

При поступлении второго программного импульса с датчика 3 на вход коммутатора 4 единичное напряжение переместится с выхода

1О

65 ячейки 42 на выход ячейки -43 и с этого момента времени заканчивается отработка второй ступени и начинается отработка третьей ступени программы.

На третьей ступени программы в коммутаторе 4 единичное напряя ение имеется только на выходе ячейки 43, которая подключена к одному из входов элемента «И» 8 и к одному из входов элемента «И» 9. Но во время первого цикла считывания в дополнительном коммутаторе 5 единичное напряжение имеется только на выходе ячейки 18, которая подключена ко входам элементов «И» 8 и 10.

Таким образом, во время первого цикла считывания на третьей ступени программы единичное напряжение с выходов коммутаторов

4 и 5 одновременно поступит только на входы элемента «И» 8. Поэтому единичный импульс может появиться только на выходе элемента «И» 8 и только тогда, когда единичное напряжение появится одновременно на двух остальных его входах, т. е. на выходах ячеек

28 и 33 каскадов 1 и 2, а именно тогда, когда эти каскады отсчитают 39 импульсов входного напряжения U„.,-. Тогда единичный импульс появится и на выходе элемента «ИЛИ» 13, что приведет к сбросу каскадов 1 и 2. 1хроме того, этот импульс поступит на вход коммутатора 5, в результате чего единичное напряжение переместится с выхода ячейки 18 на выход ячейки 19, которая подключена к их выходам элементов «И» 9 и 11.

С этого момента времени начинается второй цикл считывания третьей ступени программы, во время которого единичное напряжение с выходов коммутаторов 4 и 5 одновременно поступает только на входы элемента «И» 9. Поэтому единичный импульс может появиться только на выходе элемента «И» 9 и только тогда, когда единичное напряжение появится на двух остальных его входах, т. е. на выходах ячеек 27 и 33 каскадов 1 и 2 соответственно, а именно, когда эти каскады отсчитают 37 импульсов входного напряжения U,,-. Тогда единичный импульс появится и на выходах элементов «ИЛИ» 13 и 14. Импульс на выходе элемента 13 вызовет сброс каскадов 1 и 2, а импульс на выходе элемента «И» 14 поступит на шину сброса 17 дополнительного коммутатора 5 и возвратит его в исходное состояние.

При последующих циклах считывания третьей ступени программы делитель снова поочередно отсчитает то 38, то 37 импульсов, т. е. интегральный коэффициент деления на третьей ступени программы Кз — — 37 /2.

При поступлении третьего программного импульса с датчика 3 на вход коммутатора 4 единичное напряжение переместится с выхода ячейки 43 на вход ячейки 44 и с этого момента времени заканчивается отработка третьей ступени и начинается отработка четвертой ступени программы.

На четвертой ступени программы в коммутаторе 4 единичное напряжение имеется толь429534

55 ко на выходе ячейки 44, которая подключена к одному из входов элемента «И» 10, к одному из входов элемента «И» 11 и к одному из входов элемента «И» 12. Но во время первого цикла считывания в дополнительном коммутаторс 5 единичное напряжение имеется только на выходе ячейки 18, которая подключена ко вход llil элементов «И» 8 и 10.

Таким образом, во время первого цикла считывания на четвертой ступени программы единичное напряжение с выходов коммутаторов 4 и 5 одновременно поступает только на входы элемента «И» 10. Поэтому единичный импульс может появиться только на выходе элемента «И» 10 и только тогда, когда единичное напряжение появится одновременно на двух остальных его входах, т. е. на выходах ячеек 25 и 32 каскадов 1 и 2 соответственно, а именно тогда, когда эти каскады отсчитают

25 импульсов входного напряжения U». Тогда единичный импульс появится и на выходе элемента «ИЛИ» 13, что вызовет сброс ка"кадов 1 и 2 и перемещение единичного напряжения в коммутаторе 5 с выхода ячейки 18 на выход ячейки 19, и с этого момента начнется второй цикл считывания четвертой ступени программы.

Так как выход ячейки 19 коммутатора 5 подключен ко входам элементов «И» 9 и 11, то во время этого цикла считывания единичное напряжение с выходов коммутаторов 4 и

5 одновременно поступит только на входы элемента «И» 11 (с ячеек 44 и 19). Поэтому единичный импульс может появиться только на выходе этого элемента «И» 11 и только при одновременном появлении единичных напряжений на двух остальных его входах, т. е. на выходах ячеек 2о и 32 каскадов 1 и 2 соответственно, а именно, когда эти каскады отсчитают 25 импульсов входного напряжения U„x.

Тогда единичный импульс появится и на выходе элемента «ИЛИ» 13, что вызовет сброс каскадов 1 и 2 и перемещение единичного напряжения в коммутаторе 5 с выхода ячейки

19 на выход ячейки 20, и с этого момента времени начнется третий цикл считывания четвертой ступени программы.

Так как выход ячейки 20 коммутатора 5 подключен ко входу элемента «И» 12, то во время этого цикла считывания единичное напряжение с выходов коммутаторов 4 и 5 одновременно поступает только на входы элемента

«И» 12 (с ячеек 44 и 20). Поэтому единичный импульс может появиться только на выходе элемента «И» 12 и только при одновременном появлении единичных напряжений на двух остальных его входах, т. е. на выходах ячеек

26 и 32 каскадов 1 и 2 соответственно, а именно, когда эти каскады отсчитают 2б импульсов входного напряжения U„,-. Тогда единичный импульс появится и на выходах элементов

«ИЛИ» 13 и 14.

Импульс па выходе элемента «ИЛИ» 13 вызовет сброс каскадов 1 и 2, а импульс на выходе элемента «ИЛИ» 14 вызовет сброс дополнительного коммутатора 5, после чего Ilpoцесс считывания на четвертой ступени llpoграммы повторится, т. е. при последующих циклах считывания делпгель снова поочередно будет отсчитывать два раза по 25 импульсов, а затем один раз — 2б импульсов, т. е. интегральный коэффициент на четвертой ступени программы Кь — — 25 |з.

При поступлении четвертого программного импульса с выхода датчика 3 на вход основного коммутатора 4 единичное напряжение с выхода ячейки 44 снимается и с этого моменга заканчивается отработка четвертой ступени программы, т. е. завершается вся програм..ла работы делителя.

В общем случае единичное напряжение с

Bl,Ixода ячейки 44 может переместиться на выход следующей ячейки коммутатора 4 и начнется отработка следующей ступени программы.

Предмет изобретения

1. Делител частоты следования импульсов, содсржащий последовательно соединенные два кольцевых счетчика, выходы ячеек которых подключены ко входам логических элементов «И», и датчик программных импульсов, отличающийся тем, что, с целью обеспечения автоматического изменения коэффициента деления по заданной программе, он содержит электронный коммутатор и логический элемент «ИЛИ, причем вход и выход логического элемента «ИЛИ» соединены соответствен o с выходами логических элементов

«И» и с шиной сброса кольцевых счетчиков, а выход датчика программных импульсов подключен ко входу электронного коммутатора, выходы ячеек которого подключены ко входам логических элементов «И».

2. Делитель по п. 1, отличающийся тем, что, с целью расширения функциональных возможностей, он содержит дополнительные логический элемент «ИЛИ» и электронный коммутатор, причем выход логического элемента «ИЛИ» соединен со входом дополнительного электронного коммутатора, выходы ячеек которого подключены ко входам логических элементов «И», а шина сброса дополнительного коммутатора соединена с выходом дополнительного логического элемента

«ИЛИ», входы которого соединены с выходами логических элементов «И».

429534

Составитель С. Лукинская

Техред А. Камышникова Корректор А. Васильева

Редактор А. Зиньковский

Заказ 2780/14 Изд. М 926 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва. 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2