Устройство для синхронизации двух команд

 

ОП ИСАН И Е

ИЗОЬГЕтЕНИЯ

К АВТОРСКОМУ СВМДЕТЕЛЬСТВУ (i i) 43248) Союз Соватскик

Социалистических

Республике (61) Зависимое от авт. свидетельства (22) Заявлено 20.12.72 (21) 1860823/18-24 с присоединением заявки М (32) Приоритет

Опубликовано 15.06.74. Бюллетень М 22

Дата опубликования описания 31.10.74 (51) М. Кл. 6 06 1, 04

Гасударственный комитет

Совета Министров СССР ве делам изаоретеиий и открытий (53) УДК 681.332.65 (088.8) (72) Авторы изобретения

В. С. Гутников и А. И. Недашковский

Ленинградский ордена Ленина политехнический и им. М. И. Калинина (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ДВУХ КОМАНД

Изобретение относится к области вычислительной техники и может быть использовано, например, при построении частотно-цифровых приборов.

Известны устройства, которые осуществля- 5 ют синхронизацию выполнения двух независимых последовательностей операций, обусловленных поступлением на входы устройства двух соответствующих команд. В этих устройствах осуществляется запоминание прихода 10 одной из команд и выполнение соответствующей ей последовательности после того, как произведена команда, поступившая первой.

Для формирования двух последовательностей операций требуется введение двух реги- 15 стров или делителей, число состояний которых определяется количеством операций каждой из последовательностей. Известны также устройства, содержащие один регистр.

Однако очередность выполнения команд за- 20 висит от состояния тактирующего триггера.

Кроме того, подобные устройства обладают малым быстродействием, так как начало выполнения той или другой команды определяется не только моментом подачи управляюще- 25 го сигнала, но и состоянием регистра и тактирующего триггера.

В целях упрощения в предлагаемом устройстве одни из входов первой и второй схем

«И» соединены с выходом регистра, вход ко- 30 торого через схему «ИЛИ» подключен к выходам третьей и четвертой схем «И». Одни входы последних соединены с одним пз входов устройства, другие подключены соответственно к единичному выходу первого триггера и к нулевому выходу второго триггера. Управляющие входы дешифраторов подключены соответственно к нулевому и единичному выходам третьего триггера.

На чертеже показана схема предлагаемого устройства.

Устройство содержит схемы «И» 1 — 4, схемы «ИЛИ» 5, 6 и 7, регистр 8, триггеры 9, 10 и 11 и дешифраторы 12 и 13 и имеет входы

14, 15 и 16 и выходы 17 и 18.

В описании используется позитивная логика и принято, что триггер находится в единичном состоянии, когда на его правом выходе присутствует едпни шый потенциал. Триггер изменяет свое состояние при условии, что на его соответствующем входе единичный потенциал меняется на нулевой. Регистр меняет свое состояние также при подаче на era вход перепада напряжения едпница-нуль. Формирование сигналов на выходах 17 и 18 блокируется подачей на управляющие входы дешпфраторов нулевого потенциала.

В исходном положении триггер 9 находится в нулевом состоянии, триггер 10 — в единичном. Триггер 11 может находиться в любом

432481

З0

55 из состояний. Нулевой потенциал с правого выхода триггера 9 и левого выхода триггера

10 приложен соответственно к управляющим входам схем «И» 3 и 4. Импульсы тактовой частоты с входа 16 устройства поступают на вход регистра 8. Устройство находится в состоянии ожидания управляющих команд на входах 14 и 15, подача которых возможна в трех вариантах.

Одна из команд поступает на вход устройства, когда не формируется ни одна из последовательностей.

Одна из команд подается на вход устройства во время выполнения последовательности, обусловленной подачей другой команды.

Управляющие команды поступают на входы устройства одновременно.

При рассмотрении первого варианта работы устройства предполагают, что триггер 11 находится в единичном состоянии. На вход 15 устройства подается команда, которая устанавливает триггер 9 в единичное состояние.

При этом единичный потенциал с правого выхода триггера 9 прикладывается к управляющему входу схемы «И» 3, разрешая импульсам тактовой частоты поступать через схему

«ИЛИ» 7 на вход регистра 8. Одновременно на выходе схемы «ИЛИ» 6 единичный потенциал меняется на нулевой, следовательно, производится установка триггера 11 в нулевое состояние.,При этом единичный разрешающий потенциал прикладывается как к входу схемы

«И» 1, так и к управляющему входу дешифратора 12. В результате на выходе последнего формируются импульсы, соответствующие последовательности операций А, которые определяются импульсами тактовой частоты. Задержка формирования требуемой последовательности не превышает одного периода тактовой частоты.

В момент возвращения регистра в исходное состояние на его выходе формируется перепад напряжения единица-нуль, который устанавливает триггер 9 в нулевое состояние.

Нулевым потенциалом с правого выхода триггера 9 блокируется прохождение импульсов через схему «И» 3. Устройство возвращается в исходное положение.

Если во время формирования сигналов на выходе 17 на вход 14 устройства поступает команда, это приводит к установке триггера

10 в нулевое состояние. При этом продолжается выполнение последовательности А, так как триггер 11 остается в нулевом состоянии, и блокируется формирование последовательности операций В. Импульсы тактовой частоты поступают на вход регистра 8 как через схему «И» 3, так и через схему «И» 4. Однако на работе регистра это не отражается.

В момент возвращения регистра в исходное состояние триггер 9 устанавливается в нулевое состояние. При этом на выходе схемы

«ИЛИ» 5 формируется перепад напряжения единица-нуль, который устанавливает триггер

11 в единичное состояние, следовательно, начинается формирование последовательности операций В, которое заканчивается установкой регистра в исходное состояние.

Если управляющие команды подаются на в оды 14 и 15 устройства одновременно, выполнение той или другой последовательности определяется состоянием триггера 11. Действительно, при одновременном опрокидывании триггеров 9 и 10 управляющими сигналами на входах 15 и 14 на выходах схем «ИЛИ» 5 и б сохраняется единичный потенциал, т. е. триггер 11 остается в прежнем состоянии. Импульсы через схемы «И» 3 и 4 и «ИЛИ» 7 поступают на вход регистра 8, но формируется последовательность А на выходе 17 или В на выходе 18 в зависимости от того, находится ли триггер 11 в нулевом или единичном состоянии соответственно. Как было отмечено во втором ьарианте работы устройства, сразу после выполнения одной последовательности начинается выполнение другой.

Предмет изобретения

Устройство для синхронизации двух команд, содержащее схемы «И» и «ИЛИ», триггеры, выходы первого и второго из которых через первую и вторую схемы «ИЛИ» соединены с входами третьего триггера, нулевой и единичный выходы которого подключены соответственно к первым входам первой и второй схем «И», выходы которых подключены соответственно к нулевому входу первого триггера и к единичному входу второго триггера, единичный вход первого триггера соединен с входом устройства, второй вход которого подключен к нулевому входу второго триггера, и регистр, соединенный выходами с входами двух дешифраторов, выходы которых подключены соответственно к первому и второму выходам устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения, в нем вторые входы первой и второй схем «И» соединены с выходом регистра, вход которого через третью схему «ИЛИ» подключен к выходам третьей и четвертой схем «И», первые входы которых соединены с третьим входом устройства, а вторые подключены соответственно к единичному выходу первого триггера и к нулевому выходу второго триггера, управляющие входы дешифраторов подключены соответственно к нулевому и единичному выходам третьего триггера.

432481

Составитель А. Жеренов

Техред Л. Богданова

Корректор А. Дзесова

Редактор Т. Юрчикова

Типография, пр. Сапунова, 2

Заказ 2917/2 Изд. № 1738 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5