Устройство для преобразованияпоследовательности импульсов впоследовательность трехуровневых сигналов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕПЬСТВУ пц 436346

Союз Советсних

Социалистическйх

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 14.03.72 (21) 1758552/18-24 (51!) М. Кл. G 06f 5/04 с присоединением заявки №

Государственный иамитет

Совета Миииатрав СССР па делам изааретений; и атнрытий (32) Приоритет

Опубликовано 15.07.74. Бюллетень ¹ 26

Дата опубликования описания 26.12.74 (53) УДК 681.332.65 (088.8) (72) Автор изобретения ф. Г. Киндиренко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ В

ПОСЛЕДОВАТЕЛЬНОСТЬ ТРЕХУРОВНЕВЫХ СИГНАЛОВ

Изобретение относится к области вычислительной техники и может быть использовано для преобразования последовательности импульсов в последовательность трехуровневых сигналов, пригодных для передачи по тракту с ограниченной полосой пропускания.

Известно устройство для формирования трехуровневых сигналов, спектр которых не содержит составляющих, примыкающих к нулевой частоте.

Однако низкая временная и температурная стабильность параметров известного устройства приводит к снижению точности преобразования и уменьшению надежности работы.

С целью повышения точности преобразования и увеличения надежности работы в предлагаемом устройстве осуществляется преобразование последовательности импульсов в последовательность трехуровневых сигналов, сформированных из отрезков квазисинусоидального сигнала.

Для этого выходы второй и третьей схем

«И» через схему «ИЛИ» подключены к другому входу узла управления, другой выход которого связан с информационным входом реверсивного двоичного счетчика, а один из выходов триггера связан с другим входом первой схемы «И», причем ее выход и нулевой выход дешифратора связаны с выходами узла блокировки, вход которого соединен со входной шиной устройства, а его третий выход через узел установки нулевого уровня связан с сумматором. Третьи входы второй и третьей схем «И» связаны с соответствующими выхо5 дами дешифратора.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит задающий генератор

1, двоичный делитель 2 числа импульсов, элек10 тронный ключ 3, триггер 4, первую схему «И»

5, реверсивный двоичный счетчик б, вторую и третью схемы «И» 7 и 8, узел управления 9, дешифратор 10, дифференцирующую цепь 11, блок 12 весовых коэффициентов, сумматор 13, 15 схему «ИЛИ» 14, узел блокировки 15 и узел установки нулевого уровня 16.

В исходном состоянии задающий генератор

1 выдает последовательность прямоугольных импульсов, из которых в двоичном делителе 2

20 числа импульсов формируются синхроимпульсы, поступающие к источнику информации.

Одновременно импульсы с выхода задающего генератора 1 подаются на информационный вход электронного ключа 3, который при опре25 деленной полярности сигнала на управляющем входе пропускает на свой выход импульсную последовательность.

Триггер 4 находится в единичном состоянии и сигналом со своего выхода подготавливает

30 первую схему «И» 5 и включает реверсивным

436346 двоичныи счетчик о В режим прямого счега, подготавливая счетчик к подсчету импульсов, поступающих на его информационный вход.

1-1а другие входы второи и третьей схем «И»

7 и 8 с выхода узла управления 9 подан разрешающий потенциал, а»а третьи входы— запрещающии потенциал с соответствующих выходов дешифратора iU.

11ри поступлении на входную шину устройства сигнала положительнои полярности, синхронного с импульсом, вырабатываемым двоичным делителем 2 числа импульсов, электронный ключ 3 пропускает на свой выход последовательность прямоугольных импульсов.

Из указанных импульсов дифференцирующей цепью 11 выделяются две серии коротких импульсов, одна из которых поступает на первый вход узла управления 9, а вторая — на первые входы второй и третьей схем «И»

7 и 8. I àê как схемы «И» 7 и 8 закрыты по третьим входам, то сигналы на выходах этих схем отсутствуют, и триггер 4 остается в единичном состоянии.

1!ервая серия коротких импульсов с другого выхода узла управления 9 поступает на информационный вход реверсивного двоичного счетчика 6, а на вход установки указанного счетчика с выхода двоичного делителя 2 числа импульсов через открытую схему «И» 5 приходит синхроимпульс, под действием которого реверсивный двоичный счетчик 6 устанавливается в начальное состояние. Для повышечия надежности установки реверсивного двоичного счетчика 6 и компенсации одного импульса, действующего в момент установки на информационном входе, длительность импульса установки должна быть ббльшей по сравнению с длительностью импульса на информационном входе реверсивного двоичного счетчика 6.

После окончания процесса установки реверсивный двоичный счетчик 6 под действием импульсов на информационном входе последовательно переводится в состояние 1, 2, ..., n.

Ячейки реверсивного двоичного счетчика поразрядно включены на дешифратор 10, так что в процессе счета на О, 1, 2, ..., n выходах дешифратора последовательно появляются прямоугольные импульсы, имеющие одинаковую амплитуду. Эти импульсы проходят через блок 12 весовых коэффициентов, коэффициенты передачи по каждому из выходов которого подобраны определенным образом.

Импульсы с выходов блока 12 весовых коэффициентов складываются в сумматоре 13, в результате на его выходе формируется восходящий участок положительного полупериода квазисинусоидального сигнала.

При достижении реверсивным двоичным счетчиком состояния, соответствующего коду и, на третий вход схемы «И» 8 с соответствующего выхода дешифратора 10 поступает разрешающий потенциал. Схема «И» 8 открывается и пропускает на свой выход один импульс, под действием которого триггер 4 пере60

Одновременно узел блокировки 15 сигналом с одного из выходов выключает нулевой выход дешифратора 10, а импульсом с третьего выхода включает узел установки нулевого уровня 16, который подает на сумматор 13 потенциал, соответствующий среднему уровню суммарного сигнала. В таком состоянии схема наключается в нулевое состояние, и сигналами со своих выходов, соединенными с управляющими шинами реверсивного двоичного счетчика 6, переводит последний в режим обратного счета.

Одновременно сигнал с выхода схемы «И»

8 через схему «ИЛИ» 14 поступает на другой вход узла управления 9, который после переключения направления счета осуществляет исключение одного импульса из импульсной серии на информационном входе реверсивного двоичного счетчика 6. Это необходимо для обеспечения симметрии восходящего и нисходящего участков квазисинусоидального сигнала, что обеспечивает высокую точность преобразования.

Для предотвращения самоблокировки устройства узел управления 9 после исключения одного импульса на информационном входе

20 реверсивного двоичного счетчика 6 выдает на другие входы второй и третьей схем «И» 7 и

8 запрещающий потенциал.

Затем под действием импульсной последовательности на информационном входе ревер 25 сивный двоичный счетчик 6, включенный в режим обратного счета, последовательно переводится в состояние (и — 1), (и — 2), ..., 1, О. На выходе сумматора 13 формируется нисходящий участок положительного полупериода кваЗп зисинусоидального сигнала.

К моменту окончания на входной шине импульса положительной полярности на выходе сумматора 13 закончится формирование положительной полуволны, восходящий участок коч5 торой образован при прямом направлении счета, а нисходящий участок — при обратном направлении счета в реверсивном двоичном счетчике 6. Этим достигается повышение симметрии выходного сигнала, так как ступеньки вы4р ходного сигнала, имеющие одинаковую амплитуду, формируются с помощью одних и тех же ячеек дешифратора, блока весовых коэффициентов и сумматора, При поступлении на входную шину сигнала

45 отрицательной полярности электронный ключ

3 закрывается, и на информационный вход реверсивного двоичного счетчика 6 импульсная последовательность не поступает. В это время открывается узел блокировки 15, который по50 тенциалом со своего выхода блокирует реверсивный двоичный счетчик 6. Этим достигается повышение устойчивости схемы за счет исключения случайных сбоев реверсивного двоичного счетчика 6 вследствие наводок по цепям пи55 тания, импульсных помех и т. д. при длительном поступлении на входную шину устройства сигнала отрицательной полярности.

436346

25 ходится до прихода на входную шину следующего импульса положительной полярности.

При поступлении на входную шину следующего импульса положительной полярнос ги электронный кл)оч 3 снова открывается, и на информационный вход реверсивного двоичного счетчика 6, включенного в режим обратного счета, поступают импульсные сигналы, под действием которых реверсивный двоичный счетчик из нулевого состояния переключится последовательно в состояние m, (т — 1), ..., (n+ 1) (m — емкость реверсивного двоичного счетчика).

На соответствующих выходах дешифратора

10 появляются прямоугольные импульсы, которые после прохождения через блок 12 весовых коэффициентов складываются в сумматоре 13, образуя участок отрицательной полуволны квазисинусоидального сигнала.

При достижении реверсивным двоичным счетчиком 6 состояния (и+1) на третий вход схемы «И» 7 с соответствующего выхода дешифратора 10 поступит разрешающий потенциал.

Схема «И» 7 пропускает на свой выход один импульс, под действием которого триггер 4 переключается в единичное состояние и включает реверсивный двоичный счетчик 6 в режим прямого счета. Одновременно сигнал со схемы

«И» 7 через схему «ИЛИ» 14 поступает на другой вход узла управления 9, который исключает один импульс из серии импульсов на информационном входе реверсивного двоичного счетчика 6, а затем выдает на другие входы схем «И» 7 .и 8 запрещающий потенциал для исключения самоблокировки устройства.

После переключения направления счета на информационный вход реверсивного двоичного счетчика 6, включенного в режим прямого счета, продолжает поступать последовательность импульсов, которая переводит счетчик из состояния (а+1) в состояние (и+2), (а+3), ..., (т — 1), т,,В сумматоре 13 заканчивается формирование отрицательной полуволны квазисинусоидального сигнала. Ступеньки отрицательной полуволны, имеющие одинаковую амплитуду, так же, как и ступеньки положительной полуволны, формируются с помощью одних и тех же ячеек дешифратора, блока весовых коэффициентов и сумматора, что обеспечивает высокую точность преобразования.

Если следующая информационная посылка на входной шине положительна, то цикл работы устройства повторяется, т. е. синхроимпульс с выхода двоичного делителя 2 числа импульсов через первую схему «И» 5 производит установку реверсивного двоичного счетчика 6, компенсируя импульс, действующий в этот момент на информационном входе, а затем реверсивный двоичный счетчик, включенный в режим прямого счета, последовательно переключается в состояние 1, 2, ..., n и т. д.

Таким образом, при положительной полярности сигнала на входной шине устройства на информационный вход реверсивного двоичного

65 счетчика 6 поступает импульсная последовательность, которая переключает его из одного состояния в другое. В каждом цикле счета на вход установки реверсивного двоичного счетчика поступ!нет синхроимп) льс, который позволяет восстановить нормальную работу устройства в случае сбоя в реверсивном двоичном счетчике 6 или триггере 4.

Периодическая установка реверсивного двоичного счетчика 6 при поступлении на входную шину импульса положительной полярноности наряду с полной блокировкой счетчика при поступлении на входную шину импульса отрицательной полярности обеспечивает высокую устойчивость устройства по отношению к сбоям и помехам.

Перед подачей в линию из сигнала, образующегося в сумматоре, исключается постоянная составляющая, При увеличении частоты задающего генератора 1 и соответствующем увеличении емкости т реверсивного двоичного счетчика 6 форма выходного сигнала все более приближается к синусоидальной.

Предмет изобретения

Устройство для преобразования последовательности импульсов в последовательность трехуровневых сигналов, содержащее задающий генератор, выход которого соединен со входом двоичного делителя числа импульсов, связанного по выходу через первую схему «И» со входом установки реверсивного двоичного счетчика, выходы которого через дешифратор связаны со входами блока весовых коэффициентов, подключенного выходами ко входам сумматора, выход задающего генератора связан с информационным входом электронногоключа, управляющий вход которого соединен со входной шиной, а выход через дифференцирующую цепь — с одним из входов узла управления и второй и третьей схем «И», другие входы второй и третьей схем «И» соединены с одним из выходов узла управления, а выходы — со входами триггера, выходы которого подключены к управляющим шинам реверсивного счетчика, узел установки нулевого уровня, узел блокировки и схему «ИЛИ», о тл и ч а ю щ е е с я тем, что, с целью повышения точности преобразования и увеличения надежности устройства, в нем выходы второй и третьей схем «И» через схему «ИЛИ» подключены к другому входу узла управления, другой выход которого связан с информационным входом реверсивного двоичного счетчика, а один из выходов триггера связан с другим входом первой схемы «И», причем ее выход и нулевой выход дешифратора связаны с выходами узла блокировки, вход которого соединен со входной шиной устройства, à его третий выход через узел установки нулевого уровня связан с сумматором, третьи входы второй и третьей схемы «И» связаны с соответствующими выходами дешифратора.

43634G

У,"т аиомга

Составитель Ф. Киндиренко

Редактор Е. Семанова Техред 3. Тараненко Корректор Н. Стельмах

Заказ 3431/7 Изд, Ме 1832 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий, Москва, Ж-35, Раушская наб., д. 4!5

Типография, пр. Сапунова, 2