Устройство ввода и вывода информации для время-импульсных вычислительных устройств

 

1 1

ЬмТЕ14 о и и с - в и ИЗОБРЕТЕН И

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВ (61) Зависимое от авт. свидетельства (22) Заявлено 06.07.72 (21) 1807413/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 25.07.74. Бюллетень ¹ 27

Дата опубликования описания 03.01.75

Гасударственный комитет

Совета Министров СССР по делам изобретеиий и открытий (72) Авторы изобретения

Ю. В. Каштанов, А. А. Прозоров и Ю. Н. Родионов (71) Заявитель (54) УСТРОЙСТВО ВВОДА И ВЫВОДА ИНФОРМАЦИИ ДЛЯ

ВРЕМЯ-ИМПУЛЬСНЪ|Х ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ

Изооретение предназначено для линейного преобразования напряжения постоянного тока во временной интервал и — временного интервала в напряжение. Оно может быть использовано во время-импульсных вычислительных устройствах (ВИВУ) .

Известно устройство. содержащее два интегратора, нуль-орган, блок сравнения, ключи, триггеры и логические элементы ИЛИ. Причем входы первого и второго интеграторов через первый и второй ключи соответственно соединены с источником опорного напря>кения, а вход второго интепратора через третий ключ соединен с источником входного напряжения.

Однако для этого устройства характерна зависимость результата от нестабильности опорного временного интервала, т. е. от длительности первого такта интегрирования.

Предложенное устройство отличается тем, что для увеличения его точности и упрощения в нем входы блока сравнения соединены с выходом первого интегратора и источником опорного напряжения, а выход блока сравнения соединен через первый логический элемент ИЛИ с нулевым входом первого триггера, единичный выход которого соединен с управляющими входами первого и третьего ключей, вход нуль-органа соединен с:выходом второго интегратора, а выход нуль-органа соединен с нулевым входом второго триггера, единичный выход которого соединен с управляющим входом второго ключа.

На фиг. 1 представлена функциональная схема предложенного устройства; на фиг. 2—

5 диаграмма напряжений, где t< — f8 моменты времени.

Предложенное устройство содержит первый и второй интеграторы 1 и 2, блок 3 сравнения, нуль-орган 4, ключи 5 — 8, триггеры 9--12, ло10 гические элементы ИЛИ 13 — 15.

Устройство ввода — вывода связано с время-импульсными вычислительными устройствами (ВИВУ) посредством электрических цепей, по которым получает команды управле15 ния и преобразуемый временной интервал в виде коротких импульсов напряжения выдает результат преобразования входного напряжения во временной интервал в виде импульса напряжения соответствующей длительности.

20 При таком схемном решении устройства ввода — вывода положительный эффект достигается за счет того, что первый интегратор 1 и первый ключ 5 используются как для формирования опорного временного интервала при

25 вводе информации, так и для преобразования временного интервала в напряжение при выводеее. В результате обеспечивается взаимная компенсация погрешностей, обусловленных зависимостью опорного временного интервала и

30 масштабного коэффициента первого интегра437084 тора от его параметров. Это снижает погрешность ВИВУ в целом и упро цаег его, так как отпадает необходимость раздельной компенсации опорного временного интервала и масштабного коэффициента интегратора.

Работа устройства ввода — вывода состоит из двух циклов.

Первый цикл — преобразование входного напряжения U„.„во временной интервал тв способом двухтактного (компенсационного) 10 интегрирования — занимает интервал времени, ограниченный моментами ty и 4 (см. фиг. 2).

В этом цикле ключ 5, интегратор 1 и блок сравнения 3 формируют опорный временной интервал Т„а ключи 6, 7, интегратор 2и нуль- 1з орган 4 формируют временной интервал твх.

До момента 44 триггеры 9 — 12 находятся в состоянии «О», ключи 5 — 8 разомкнуты. В момент t< начинается операция установки интеграторов 1, 2 на «О». Для этого из ВИВУ по- 20 дается командный импульс (см. фиг. 1 и 2).

Триггер 11 устанавливается этим импульсом в состояние «1» и выдает сигнал установки ингеграторов 1, 2 на «О». В момент t2 из ВИВУ через логические элементы ИЛИ 14, 15 пода- 25 ется командный импульс, переворачивающий триггер 11 в состояние «О», при этом заканчивается операция установки интеграторов

1, 2 на «О» и начинается первый такт интегрирования. Одновременно триггер 9, переворачи- 30 ваясь в состояние «1», устанавливает ключи

5, 7 в замкнутое состояние. Ключ 5 подключает вход интегратора 1 к источнику опорного нацряжения Up. С этого момента выходное напряжение U>(t) интегратора 1 линейно из- З5 меняется.

В момент t8 линейноизменяющееся напряжение Ui(t) по модулю становится равным напряжению У„поданному,на блок сравнения

3. Последний срабатывает, выработанный им 40 сигнал через логический элемент ИЛИ 13 переворачивает триггер 9, и ключи 5, 7 размыкаются.

Временной интервал О 3 2 )

К5 где К4 — масштабный коэффициент интегратора 1, является опорным и определяет длитель- 50 ность первого такта интегрирования. Так как в течение интервала Т, был замкнут ключ 7 и вход интегратора 2 был подключен к источниду входного напряжения U„, в конце первого такта в момент 4 на выходе интегратора 55

2 фиксируется напряжение

U, (32) .= — .U,„

1 где К2 — масштабный коэффциент интеграто- 60 ра 2.

В момент t4 начинается второй такт интегрирования.

Из ВИВУ подается командный импульс, который переворачивает триггер 10 в состояние 65

«1», а последний переводит ключ 6 в замкнутое состояние, При этом вход интегратора 2 подключается к источнику опорного напряжения Up, знак которого противоположен знаку

U„,-. Начиная с момента t4, напряжение на выходе интегратора 2 уменьшается по линейному закону. В момент 4 линейно изменяющееся напряжение U (t) проходит через нуль и срабатывает нуль-орган 4. Сигнал нуль-органа 4 переворачивает триггер 10 в состояние

«О», и ключ 6 размыкается.

Временной интервал твх-;

ВХ 5 4 есть результат преобразования напряжения

U„., в интервал и выдается с выхода триггера

10 в ВИВУ. Триггер 10 находится в состоянии

«1» в течение интервала времени

"ВХ 5 t4

Второй цикл — преобразование временного интервала твых в выходное напряжение U,,, — занимает период времени, ограниченный моментами и 4. В этом цикле ключ 5 и интегратор 1 формируют выходное напряжение.

В момент 4 начинается операция установки интегратора 1 на «О». Для этого из ВИВУ подается командный импульс (см. фиг. 1, 2),,переворачивающий триггер 11 в состояние «1».

В момент t7 из ВИВУ через логические элементы ИЛИ 14, 15 подается командный импульс, переворачивающий триггеры 9, 11. П ри этом заканчивается операция установки нуля интегратора 1, и триггер 9 переводит ключ 5 в замкнутое состояние. В момент 4 из ВИВУ через логический элемент ИЛИ 13 подается командный импульс, возвращающий триггер

9 в состояние «О», и ключ 5,размыкается.

Таким образом, ключ 5 подключает вход интегратора 1 к источнику опорного напряжения У<, на,время

НЫХ 8 t7

В момент 4 на выходе интегратора 1 фиксируется результат преобразования напряжения ВЫХ 5 (8)

Таким образом, в течение первого цикла входное напряжение U„ линейно,преобразуется во временной интервал твх

Интервал твх обр абатывается в ВИВУ.

В результате обработки формируется временной интервал твы„связанный с т„- линейной зависимостью.

Затем в течение второго цикла интервал т„,х линейно преобразуется в выходное напряжение Увы.

Выходное напряжение ВИВУ с предложенным устройством ввода — вывода не зависит от опорного временного интервала Т, и масштабного коэффициента интегратора Кь

Командный импульс в момент t8 устанавливает триггер 12 в состояние «1», при этом открывается ключ 8, и напряжение U,„„- подает437084 ся на выход устройства. С началом очередного цикла преобразования кома|пныс импуль сы 11 или 4 возвращают триггер 15 в состояние «О», и ключ 8 закрывается.

Предмет изобретения

Устройство ввода и вывода информации для время-импульсных вычислительных устройств, содержащее два интегратора, нуль-орган, блок сравнения, ключи, триггеры и логические элементы ИЛИ,,причем входы первого и второго интеграторов через первый и второй ключи соответственно соединены с источником опорного напряжения, а вход второго иптегратора через третий ключ соединен с источником входного напряжения, о тл и ч а ющ ее с я тем, что, с целью увеличения точности и упрощения устройства, в нем входы блока сравнения

5 соединены с выходом первого интегратора и источником опорного напряжения, а выход блока сравнения соединен через первый логический элемент ИЛИ с нулевым входом первого триггера, единичный выход которого сое10 динен с управляющими входами первого и третьего ключей; вход нуль-органа соединен с выходом второго интегратора, а выход нульоргана соединен с пулевым входом второго триггера, единичный выход которого соединен

15 с управляющим входом второго кл|оча.

437084

1-й иикл

2-и иикл 3 4 5

<ь

"ч ъ о с»

Составитель Г. Усов

Техред А. Дроздова

Корректор А. Васильева

Редактор Е, Кравцова

Заказ 3504/12 Изд. № 82 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2