Уравновешивающая схема для аналогоцифрового преобразователя поразрядного уравновешивания

 

тт тт-4443! 9

ОПИСАНИЕ

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 11.07.72 (21) 1812281/26-9 с .присоединением заявки № (32) Приоритет

Опубликовано 25.09.74. Бюллетень № 35

Дата опубликования описания 01.04.75 (51) М. Кл. Н 03k 13f17 государстоенный комнтет

Сонета Мнннстров СССР по делам наооретеннй

M 0TKDhlTHH (53) УДК 681.325(088.8) (72) Авторы изооретения

Л. А. Брякни, Н. П. В="øêåâè÷,,Л. Н. Панков и В. Г. Пучков

Пензенский политехнический институт (71) Заявитель (54) УРАВНОВЕШИВАЮЩАЯ СХЕМА ДЛЯ АНАЛОГОЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯ ПОРАЗРЯДНОГО

УРАВНОВЕШИВАНИЯ

Схема предназначена для измерительных и вычислительных приборов.

Известны уравновешивающие схемы для аналого-цифровых преобразователей (АЦП) поразрядного уравновешивания. Однако в этих схемах велика задержка в появлении сигнала на выходе уравновешивающей схемы по отношению к сигналу с выхода схемы сравнения, что влечет удлинение такта уравновешивания одного разряда, и неодновременно осуществляется переключение соседних разрядов.

Неодповременность в переклточении соседних разрядов вызывает появление нежелательных выбросов в переходном процессе на выходе линейного декодирующего преобразователя, в результате чего увеличивается время установления переходного процесса в линейном декодирующем преобразователе и увеличивается такт уравновешивания одного раз ряда. Кроме того, в этих схемах велик интервал неопределенности в датировании результата измерения и низка надежность работы уравновешивающей схемы из-за большого времени переключения регистров схемы, равного обычно 2т — 4т, где т — время задержки одного элемента.

В известных схемах АЦП с целью повышения надежности работы уравновешивающей схемы сигнал со схемы сравнения формируют по длительности до (3 — 4) т или стробируют импульсами такой длительности. Использование широкого сигнала со схемы сравнения или строб-импульса такой длительности увеличивает интервал неопределенности в дати5 ровании результата измерения и снижает надежность работы уравновешивающей схемы из-за возможности воздействия lта нее импульсных помех и шумов в течение этого интервала времени.

Io Предложенная уравновешивающая схема для аналого-цифрового преобразователя поразрядного уравновешивания на потенциальных элементах содержит основной триггер, вспомогательный триггер, трехвходовую схе15 ъту И вЂ” НЕ в каждом разряде п пнвсртор ц отличается те»т, что, с целью увеличения быстродействия и повышения надежности работы, нулевой выход основного триггера соединен с входом установки в нуль дополнительного триггера, едшщчный выход дополнительного триггера соединен с первым входом установки в единицу основного триггера, выход трехвходовой схемы И вЂ” НЕ, связанной по одному входу с единттчньтм входом вспомогательного триггера предыдущего разряда, по другому входу — с пулевым выходом вспомогательного триггера госледующего разряда, по третьему входу в четном разряде — с выходом инвертора и с входом пнвертора в нечетном разряде, соединен со вторыми входамп

444319 установки в единицу основного, дополнительного и вспомогательного триггеров данного разряда, первый вход установки в нуль основного триггера всех разрядов соединен с выходом схемы сравнения, а второй вход установки в единицу дополнительного триггера, второй вход установки в пуль основного и вспомогательного триггеров всех разрядов соединен со схемой установки в исходное состояние, вход инвертора связан со схемой 1р формирования сипхросернп.

Введение в состав уравновешивающей схемы дополнительного триггера ускоряет включение и выключение основного триггера, позволяет сократить необходимую длительность сигнала со схемы сравнения и неодновременность в срабатывании соседних разрядов до величины т, тем самым увеличить быстродействие и надежность развертывающей схемы.

На чертеже представлена предлагаемая 2о уравновешивающая схема.

Она содержит инвертор 1, трехвходовую схему И вЂ” НЕ 2, основные триггеры 3, дополнительные триггеры 4 и вспомогательные триггеры 5. 25

Дополнительные триггеры служат для ускорения включения и выключения основных триггеров, вспомогательные триггеры служат для выработки сигнала окончания уравновешивания соответствующего разряда. Инвертор gp вырабатывает синхросерию противоположной полярности по сигналам синхросерии СИ1.

Схема работает следующим образом. Для перевода развертывающей схемы в исходное состояние подается сигнал «Сброс», который переводит триггеры 4 и 5 схемы в нулевое состояние, а триггеры 3 в единичное состояние.

Развертывающая схема выдает сигнал «1» на с-и выход, который поступает на вход ли- 4р нейного декодирующего преобразователя, после определения i — 1 разряда кода измеряемой величины и выдачи триггером 5 i — 1 разряда сигнала об окончании определения этого разряда на один вход схем И вЂ” HE i разряда. 45

С приходом импульса СИ2 сигналом с выхода схемы 2 i-го разряда триггеры 4 и 5 переводятся в единичное состояние. Сигнал с единичного выхода триггера 4 воздействует на вход линейного декодирующего преобразователя, 5р вызывая установление очередного значения эталонного напряжения, сигнал с выхода триггера 5 открывает по второму входу схему 2

i +1 разряда, подготавливая его к работе. Сигналом с нулевого выхода блокируется схема

И вЂ” HE разряда i — 1, тем самым исключается повторное включение этого разряда. Период

"ледовапия синхросерии подбирается таким, чтобы к приходу очередного синхроимпульса завершилось определение очередного разряда, 5п закончились переходные процессы в линейном декодирующем преобразователе и схеме сравнения. В момент появления сигнала СИ1 сигналом с выхода схемы И вЂ” НЕ устанавливаются в единичное состояние триггеры 4 и 5 б5 +1 разряда и начинается процесс определеппя следующего разряда измеряемой величины. Одновременно блокируется схема

И вЂ” НЕ i разряда (СИ1=0). Состояние триггеров 3 и 4 i разряда будет определяться сигналом с выхода схемы сравнения. При наличии на выходе схемы сравнения к концу такта уравновешивания сигнала, соответствующего логическому нулю, триггер 4 переходит в пулевое состояние, а триггер 3 остается в единичном состоянии. При наличии на выходе схемы сравнения сигнала, соответствующего логической единице, триггер 4 сохраняет единичное состояние, а триггер 3 переходит в пулевое состояние. Смсна состояний триггеров

3 и 4 i разряда происходит в момент блокировки схемы И†HE этого разряда, следовательно переключение двух соседних разрядов происходит в момент появления сипхроимпульса СИ1 и исчезновения синхроимпульса

СИ2. Так как указанные синхросерии смещены друг относительно друга на время т, равное средней задержке сигнала при прохождении через инвертор, то неодновремгнность в переключении соседних разрядов нс превосходит этой величины и длительность выброса в переходном процессе «а выходе линейного декодирующего преобразователя не превосходит величины т.

Еак и при установлении i разряда в единицу в начале такта уравновешивания, так и при сбросе его в ноль в конце такта уравновешивания при наличии сигнала логического нуля на выходе схемы сравнения задержка в появлении сигнала на выходе i-го разряда и его исчезновении по отношению к импульсам синхросерий не превосходит величины 2т(1т— задержка в схеме И вЂ” HE и 1т — задержка в цриггере 4). Сигнал со схемы сравнения х воспринимается схемой разряда только в течение времени одного т с момента переключения схемы 2, пока не установится один из триггеров 3 или 4. Затем состояние схемы сохраняется независимо от изменения сигнала на выходе схемы сравнения. Это происходит вследствие того, что при срабатывании схемы

И вЂ” НЕ i+1 разряда триггер 5 этого разряда переводится в единичное состояние и запрещающим сигналом с его нулевого выхода блокируется схема И вЂ” НЕ i разряда. Поэтому состояние схем t разряда пе изменится во время тактов определения следующих разрядов кода измеряемой величины.

Ввиду того, что сигнал со схемы сравнения х воспринимается схемой любого разряда в течение ограниченного времени т по синхроимпульсам СИ1 и СИ2 отпадает необходимость какого-либо дополнительного стробировапия или формирования сигнала х. Это значительно уменьшает такт уравновешивания одного разряда, так как к такту уравновешивания пс добавляются задержки сигнала со схемы сравнения в схемах стробирования и формирования.

444319

Предмет изобретения

Оыхад с-1 с!влад i

Om раз

CG cx сра6 ниц

Cdp. азаp

4 1

Составитель Л. дракин

Техред Т. Миронова

Корректор 3. Тарасова

Редактор Е. Гончар

Заказ 744/13 Изд. № 403 Тираж 811 Подписное

ЦНИИПИ Государственного комп: ета Совет,", Министров ГССР по делам нзобретсипй и открытий

Москва, Ж-35, Раугпскао. наб., д. 4, 5

Типография, пр. Сапунова, 2

Уменьшение интервала псопредслеппостп до величины т позволяет точнее датировать результат измерения и сужает частотный диапазон помех, искажающих результат измерения, тем самым повышается надежность работы развертывающей схемы. Таким образом в предлагаемом устройстве увеличение быстродействия достигается за счет снижения неодновременпостп срабатывания соседпи: разрядов, сокращения длительности сигнала со схемы сравнения. Это влечет за собой такхке повышение надежности схемы.

Объем оборудования развертывающей схемы при построении па комплсксе потенциальных элементов пе больше, чем при использовании других вариантов развертывающей схемы. Для ее построения нсобходпмо 7 схем

И вЂ” НЕ на разряд, из которых 4 схемы с тремя входами и 3 схемы с двумя входамп.

Уравпоьсшивающая схема для аналогоцифрового преобразователя поразрядного уравновешивания на потенциальных элементах, содержащая основной триггер, вспомогательный триггер, трехвходовую схему И вЂ” HE и ка;к о.! рг.-,ряде и инвертор, о т л и ч а ющ а я с я тем, 1то, с целью увеличения быстродействия и повышения надежности работы, нулевой выход основного триггера соединен с

5 входом установки в нуль дополнительного триггера, единичный выход дополнительного трпггсра соединен с первым входом установки в единицу основного триггера, выход трех-!

Гхо,ohio! схемы II — НЕ, сгязанной по одному

10 входу с единичным входом вспомогательного триггера предыдущего разряда, по другому входу — с нулевым выходом вспомогательного триггера последующего разряда, по третьеМУ ВХОДУ В с1СТПОМ РаЗРЯДŠ— С ВЫХОДОМ IIH15 вертора и с входом инвертора в нечетном разряде, сосдш;еп со вторыми Входамп установки в единицу осногпого, дополнительного и вспомогательного триггеров данного разряда, первый вход установки в нуль основного триг20 гера всех разрядов соединен с выходом схемы сравнения, а второй вход установки В единицу

",îïo,".I:èTåëI-I10ãî триггера, второй вход установки в нуль основного и вспомогательного т11пггсро» всех разрядов соединен со схемой

25 УС-.=-ПОсн и J I П,-XO,!IÎÅ СОСтОЯ1ГИЕ, ВХОД ПНВЕРтора с .язап со схемой формирования c!III pocepuu.