Устройство переменного приоритета

 

it1 45О!74

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Севе Советскик

Социалистических

Республик (61) Зависимое от авт. свидетельства (51) М. Кл. G 06f 9/18 (22) Заявлено 25.12.72 (21) 1868398/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 15.11,74. Бюллетень № 42

Дата опубликования описания 24.03.75

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681,325(088,8) (72) Авторы изобретения

С. И. Самарский, Л. И. Пшеничный и В. А. Иванов (71) Заявитель

Киевский завод электронных вычислительных и управляющих машин (54) УСТРОИСТВО ПЕРЕМЕННОГО ПРИОРИТЕ

Изобретение относится к ооластн вычислительной техники, и в частности, к устройствам, обеспечивающим переменную приоритетность сигналов прерывания в электровных вычислитель ных машинах.

Известно устройство переменного приоритета, содержащее регистр приоритета, один выход,которого соединен с децтифратором, а вход — с,первым выходом блока управления, второй выход которого соединен с первым входом счетчика.

С целью сокращения оборудования устройства оно содержит блок выявления приоритетного разряда прерывания и циклический регистр сдвига, причем другой выход регистра приоритета соединен со,вторым входом счетчика, третий вход которого соединен с одним выходом блока .выявления приоритетного разряда, прерывания, входы которого соединены с выходами,дешифратора, счетчика и циклического регистра сдвига, вход которого соединен с третьим выходом блока управления, а вход блока управления соединен с другим выходом блока выявления,приоритетног разряда прерывания.

Блок-схема устройства приведена на чертеже.

Устройство переменного приоритета содержит: регистр приоритета 1, дешифратор 2, блок 3 выявления, приоритетного разряда прерывания, счетчик 4, цнклическцй рсгнстр сдвига 5, блок управления 6.

Устройство работает следующим образом.

В регистр приоритета 1 программно зано5 оится код, соответствующий номеру разряда циклического регистра сдвига 5, связанный с которым сигнал прерывания должен иметь в данный момент высший приоритет. Циклический регистр сдвига 5 н счетчик 4 устапавлн10 ваются в «О».

При поступлении одного или нескольких сигналов прерыва ния соответствующие разряды циклического регистра сдвига 5 устанавливаются в «1», выполнение текущей програм15 мы прерывается и начинает работать блок управления б, в результате чего содержимос регистра приоритета 1 заносится в счетчик 4, а содержимое циклического регистра сдвига 5 начинает сдвигаться в сторону старшего раз20 ряда.

Одновременно послс каждого такта сдвига блоком 3 выявления приоритетного разряда прерывания анализируется текущее состояние определенного разряда циклического регистра

25 сдвига 5, выбранного кодом в регистре приоритета 1. При нулевом состоянии разряда .в счетчик 4 добавляется «1», прп единичном состоянии разряда блок управления 6 отключается, а содержимое счетчика 4 используется

ЗО в качестве модулируемой части адреса пере4501?4

Предмет изобретения

Составитель Ф. Ц1агиахметов

Редактор Л. Цветкова Техред Е. Борисова Корректор Л. Денисова

Заказ 684 6 Изд. Ко 1119 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская паб, д. 4/5

Типография, пр. Сапунова, 2 хода на соответствующую прерывающую программу.

Пусть, например, разрядность регистра приоритета 1 и счетчика 4 равна трем. а разрядность ц иклического регистра сдвига 5— восьыи. В регистре приоритета 1 содержится код 101. Сигнал прерывания поступает в третий разряд циклического регистра сдвига 5.

Код 101 передается в счетчик 4, и начинается сдвиг содержимого циклического регистра сдвига 5 одновременно со счетом числа сдвигов в счетчике 4 (суммированием с кодом 101).

Согласно коду, в регистре приоритета 1 высший приоритет присвоен пятому разряду циклического регистра сдвига 5. Поскольку анализ содержимого циклического регистра сдвига 5 начинается с разряда, номер которого указан в регистре приоритета 1, то в случае, если в разрядах 5, 6, 7, О, 1 и 2 были «О», а в разряде 3 — «1», после шести сдвигов срабатывает блок выявления приоритетного разряда прерывания 3 и отключает блок управления 6. Код в счетчике 4 следующий:

101+110=1011. Поскольку разрядность счетчика 4 равна трем, старший разряд суммы теряется, а содержимое счетчика 4 соответствует номеру разряда прерывания. По этому коду формируется адрес перехода к прерывающей программе.

Таким образом, код в регистре приоритета 1 определяет переменные значения приоритетов сигналов прерывания.

При программном изменении содержимого регистра приоритета 1,изменяется номер раз4 ряда циклического регистра сдвига 5, начиная с которого будет осуществляться его анализ на «О» и «1». Разряды, отстоящие от анализируемого в сторону младших разрядов ре5 гистров, анализируются позже и имеют постепенно уменьшающийся приоритет.

Общее число позиций приоритета устройства и каждого прерывающего сигнала соответствует разрядности циклического регистра

10 сдвига 5.

15 Устройство переменного .приоритета, содержащее регистр приоритета, один, выход которого соединен с дешифратором, а .вход — с ,первым выходом блока управления, второй выход которого соеди|нен с первым |входом

20 счетчика, отличающееся тем, что, с целью сокращения оборудования, оно содер>кит блок .выявления приоритетного разряда прерыва|ния и циклический регистр сдвига, причем другой выход регистра приоритета сое25 динен со вторым входом счетчика, третий вход которого соединен с одним:выходом блока выявления:приоритетного разряда прерывания, входы которого соединены с выходами дешифратора, счетчика и циклического реЗо гистра сдвига, вход которого соединен с третьим выходом блока управления, а вход блока управления соединен с другим выходом блока выявления приоритетного разряда прерывания.

Устройство переменного приоритета Устройство переменного приоритета 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и автоматического контроля и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах

Изобретение относится к вычислительной технике и используется в автоматических системах управления технологическими процессами

Изобретение относится к вычислительной технике

Изобретение относится к системе и способу для обеспечения возможности исполнения кода режима управления системой (SMM) во время защищенной работы в микропроцессорной системе

Изобретение относится к области вычислительной техники, в частности к системам прерывания ЭВМ

Изобретение относится к вычислительной технике, а именно к процессорам, предназначенным для работы в многозадачном режиме и содержащим аппаратные средства для автоматического переключения контекста задач и процедур

Изобретение относится к области вычислительной техники, а именно к микропроцессорам и микроконтроллерам

Изобретение относится к вычислительной технике
Наверх