Система связи с фазоразностной модуляцистгпервого порядка

Авторы патента:

H04L27/18 - с фазо-модулированной несущей, т.е. осуществляющие манипуляцию путем сдвига фазы (H04L 27/32 имеет преимущество)

H03D3/02 - путем определения фазового сдвига между двумя сигналами, сформированными из входного сигнала (H03D 3/28-H03D 3/32 имеют преимущество; ограничители H03G 11/00)

ii> 45И66

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 28.03.72 (21) 1764105 26-9 (51) М. Кл. Н 03d 3/02

Н 041 27/18 с присоединением заявки № (32) Приоритет

Опубликовано 25.11.74. Бюллетень № 43

Дата опубликования описания 04.02.75 государственный комитет

Совета Министров СССР ао делам изооретений и открытий (53) УДК 621 376 52 (088.8) (72) Авторы изобретения

К. Н. Щелкунов, 10. Б. Окунев, Е. С. Барбанель и В. H. Гончаров

Ленинградский электротехнический институт связи им. проф.

М. А. Бонч-Бруевича (71) Заявитель

Фй -" (54) СИСТЕМА СВЯЗИ С ФАЗОРАЗНОСТНОЙ МОДУЛЯЦИПЕРВОГО ПОРЯДКА

Изобретение относится к технике передачи и приема дискретной информации по каналам связи при нестабильной несущей частоте сигнала. В реальных каналах изменение частоты вызывается рядом причин, в частности эффектом Допплера, нестабильностью генераторов и т. д., что приводит к снижению помехоустойчивости.

Для улучшения помехоустойчивости в условиях нестабильной частоты используют известные способы автоматической подстройки частоты и фазы, а также специальные способы модуляции и демодуляции, нечувствительные к изменению частоты. При использовании фазоразностной модуляции (ФРЧ), для обеспечения нечувствительности к изменению частоты сигнала вместо ФРМ первого порядка (ФРМ-1) применя|от ФРМ более высоких порядков.

Однако известные системы связи с ФРМ имеют недостаточную помехоустойчивость к флуктуациям частоты сигнала.

Целью изобретения является повышение помехоустойчивости системы к флуктуациям частоты сигнала.

Для этого на выходе канала связи включен приемник фазоразностной модуляции второго порядка, содержащий два квадратурных автокоррелятора, состоящих из общего элемента памяти наполовину длительности посылки, фазовращателя, двух перемножптелей и двух интеграторов со сбросом, выходы которых непосредственно и через другие элементы памяти наполовину длительности посылки под5 ключены к соответствующим перемпожителям, выходы которых через сумматор подключены к пороговому элементу, другой вход которого связан с блоком для управления и синхронизации, соединенным такжесэлемснтами памя10 тп наполовину длительности посылки и с входами сброса интеграторов.

На чертеже приведена блок-схема системы.

Система связи с фазоразностной модуляцией первого порядка содержит передатчик сиг15 налов с фазоразностноп модуляцией первого порядка 1, канал связи 2 и автокорреляционный приемник 3, содсржащш1 лпншо задержки наполовину длительности посылки сигнала

4, фазовращатель 5, дающий сдвиг на тт/2, пе20 ремножители переменных напряжешш 6 и 7, интеграторы с устройством сброса 8, 9, линии задер;ккп 10 и 11, перемножители постоянных напряжений 12 и 13, сумматор постоянных напряжений 14, пороговый элемент 15 и блок 16

25 для синхронизации и управления.

Информацпя вложена в первые разности фаз в соответствии с принципом модуляции в системах ФРМ-1.

После прохождения по каналу связи 2 спг30 нал поступает в приемник 3 на одпн пз входов

451166 знак напряжения на выходе сумматора 14.

Этот знак соответствует переданному двоичному символу.

Предмет изобретения

Система связи с фазоразностной модуляцией первого порядка, содержащая передающую

1р часть с фазоразностной модуляцией первого порядка и канал связи, отл ича ю щая ся тем, что, с целью повышения помехоустойчивости системы к флуктуациям частоты сигнала, на выходе канала связи включен прием15 ник фазоразностной модуляции второго порядка, содержащий два квадратур ных автокоррелятора, состоящих из общего элемента памяти наполовину длительности посылки, фазовращателя, двух перемножителей и двух

2О интеграторов со сбросом, выходы которых непосредственно и через другие элементы памяти наполовину длительности посылки подключены к соответствующим перемножителям, выходы которых через сумматор подключены к

25 пороговому элементу, другой вход которого связан с блоком для управления и синхронизации, соединенным также с элементами памяти наполовину длительности посылки и с входами сброса интеграторов.

Составитель Е. Барбанель

Редактор А. Зиньковский Техред 3. Тараненко Корректор О. Тюрина

Заказ 152/11 Изд. № 224 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушскап наб., д. 4/5

Типография. пр, Сапунова, 2 перемножителсй 6 и 7 непосредственно, а на другие входы вЂ” через линию задержки 4 наполовину длительности посылки на перемножитель 6 и через ту же линию задержки 4 и фазовращатель 5 па псремножитель 7. Сигналы, полученные на выходе перемножителей 6 и 7, интегрируются в пределах от 0 до т на соответствующих интеграторах 8 и 9, работающих в режиме со сбросом. Таким образом, интегрирование производится последовательно для первой, а затем для второй половины каждой посылки (в дальнейшем соответственно «четные» и «нечетные» этапы). После окончания интегрирования результат с выходов интеграторов 8, 9 поступает в последующие узлы схемы, а интеграторы 8, 9 устанавливаются в исходное состояние (сбрасываются).

Далее отсчеты постоянных напряжений с выходов интеграторов 8, 9 поступают на перемножители 12 и 13 непосредственно и через линию задержки 10 и 11 с задержкой наполовину длительности посылки. При помощи линий задержки 10 и 11 осуществляется совмещение па входах перемножителсй 12 и 13 результатов обработк,t (<÷åòíûx» и нечетных» этапов.

После суммирования вь. ходц напряжений перемно>кителей 12 и 13 в сумматоре 14 при помощи порогового элемента 15 определяется

1 !

I ! ! !

l ! ! ! ! !