Устройство для отображения информации

 

п1 4580 04

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз. Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 06.10.72 (21) 1835919/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 25.01.75. Бюллетень № 3

Дата опубликования описания 22,04.75 (51) М. Кл. 6 06k 15/20

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (53) УДК 681.3:53.085,3 (088.8) (72) Автор изобретения

Е, P. Дадыжевский

ВПТ5

J PP. (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании устройств отображения для получения динамических изображений, например для отображения навигационной обстановки в реальном масштабе времени.

Известны устройства для отображения информации, содержащие электроннолучевую трубку (ЭЛТ), соединенную с блоками развертки по координатам Х и У, которые связаны с двоичными умножителями, генератор импульсов, связанный с двоичным делителем частоты. В состав блока развертки входит реверсивный счетчик импульсов, соединенный с входом преобразователя код — аналог, а выход преобразователя подключен к отклоняющей системе ЭЛТ.

Известное устройство не обеспечивает автономного формирования динамического изображения в подвижной системе осей.

Цель изобретения — расширение области применения устройства.

Для этого предлагаемое устройство содержит последовательно соединенные накопительный сумматор, коммутатор и преобразователь, подключенный к первой схеме ИЛИ, регистры сдвига по координатам Х и У, входы которых через третьи схемы И соединены с выходами умножителей, а выходы — с третьей схемой ИЛИ и четвертой и пятой схемами И соответствующей координаты, причем четвертые схемы И координаты Х подключены ко второй схеме ИЛИ координаты У, а четвертые схемы И координаты У подключены ко

5 второй схеме ИЛИ координаты Х, последовательно соединенные счетчик импульсов, подключенный к четвертой схеме И, и распределитель, связанный с умножителями, схему ввода кодов, связанную с третьей схемой ИЛИ

10 и шестой схемой И, схему управления интерполяцией, входы которой подключены к делителю импульсов, а выход — к первым схемам

И, схему HE — И и дешифраторы, входы которых связаны с блоками развертки коорди15 нат, а выходы подключены к схеме НŠ— И, связанной через четвертую схему ИЛИ со второй схемой И, инверторы, соединенные со вторыми схемами ИЛИ и умножителями, седьмые схемы И, связанные с блоками разверт20 ки и вторыми схемами ИЛИ.

Кроме того, в предлагаемом устройстве умножители выполнены на накопительных сумматорах, что позволяет автономно на экране

ЭЛТ формировать динамические изображе25 ния.

На фиг. 1 изображена структурная схема предлагаемого устройства для отображения информации; на фиг. 2 — функциональная схема накопительного сумматора и реверсив30 ного счетчика с входными и выходными ком458004 мутаторами; на фиг. 3 — функциональная схема стабилизации скорости развертки; на фиг. 4 — системы координатных осей изображения.

Устройство для отображения информации содержит накопительные сумматоры 1 по координатам Х и У, предназначенные для преобразования координат опорных точек, вычисления прямоугольных составляющих формируемых отрезков и работы в качестве регистров двоичных умножителей в режиме цифра-аналоговой интерполяции; входные 2 и выходные 3 коммутаторы, связанные сооответственно с входами и выходами триггеров накопительных сумматоров 1 и предназначенные для последовательного подключения триггеров к общим входным и выходным линиям; через входные коммутаторы 2, логические преобразователи (управляемые логические инверторы) 4 и вторые схемы ИЛИ 5 и 6 накопительные сумматоры 1 связаны с выходом запоминающего устройства (ЗУ) и датчиком координат Х-и У центра изображения, а через выходные коммутаторы 3 — с входом

ЗУ; регистры сдвига 7 по координатам Х и У, предназначенные для преобразования (вместе с накопительными сумматорами 1) координат опорных точек при повороте координатных осей, а также для установки кодов в накопительных сумматорах 1 со сдвигом для стабилизации скорости развертки в режиме цифро-аналоговой интерполяции; выходы регистров 7 связаны через четвертые схемы И 8, вторые схемы ИЛИ 5, преобразователи 4 и входные коммутаторы 2 с накопительными сумматорами 1 противоположных координаг, а через пятые схемы И 9, вторые схемы ИЛИ

5, преобразователи 4 и входные коммутаторы 2 — с накопительными сумматорами 1 соответствующих координат, входы регистров сдвига 7 связаны с накопительными сумматорами 1 соответствующих координат через выходные коммутаторы 3 и третьи схемы И

10, а выходы регистров сдвига соединены с третьей схемой ИЛИ 11; делитель импульсов

12, предназначенный для формирования импульсов с кратными частотами следования в режиме цифро-аналоговой интерполяции, а также для управления длительностью процесса интерполяции; вход делителя импульсов 12 связан с генератором импульсов 13 через вторую схему И 14, а выходы делителя соединены со схемой управления интерполяцией 15 и через схемы ИЛИ 16 — с выходными коммутаторами 3 накопительных сумматоров 1; реверсивные счетчики 17 по координатам Х и У с входными 18 и выходными 19 коммутаторами, предназначенные для формирования кодов мгновенных координат луча ЭЛТ путем суммирования числа импульсов интерполяции, а также для кратковременного хранения координат опорных точек изображения и координат фиктивных опорных точек; входы реверсивных счетчиков 17 связаны с накопительными сумматорами 1 соответствующих коор5

1О

25 зо

65 динат через первые схемы И 20 (соединенные по управляющим входам со схемой 15) и выходные коммутаторы 3; через входные коммутаторы 18, схемы И 21 и выходные коммутаторы 3 входы реверсивных счетчиков 17 связаны с выходами накопительных сумматоров

1 соответствующих координат, а выходы через выходные коммутаторы 19, схемы И 22, вторые схемы ИЛИ 5, преобразователи 4 и входные коммутаторы 2 связаны с входами накопительных сумматоров; выходы младших разрядов реверсивных счетчиков 17 связаны с преобразователями код — аналог 23; дешифраторы 24 по координатам Х и У, предназначенные для выделения фиктивных опорных точек; входы дешифраторов 24 соединены с выходами старших разрядов реверсивных счетчиков 17, а выходы дешифраторов — через ячейку НŠ— И 25 и четвертую схему

ИЛИ 26 связаны с управляющим входом второй схемы «И» 14; счетчик импульсов 27, вход которого связан с генератором импульсов 13 через шестую схему И 28, соединенный по управляющему входу со схемой ввода кодов 29; выходы триггеров счетчика 27 соединены с распределителем 30, предназначенным для формирования импульсов опроса коммутаторов; выходы распределителя 30 связаны параллельно с входными и выходными коммутаторами 2, 18, 3, 19 накопительных сумматоров 1 и реверсивных счетчиков 17; накопительный сумматор углов 31, предназначенный для управления процессом преобразования координат при повороте осей, связанный через коммутатор 32, преобразователь 33 и первую схему «ИЛИ» 34 с ЗУ и датчиком кода угла ориентации изображения; индикатор, например ЭЛТ 35 с отклоняющей системой 36, соединенной с преобразователями код — аналог 23 по координатам Х и У через усилители 37, идентичные резисторы 38 и ключи 39, к выходам которых присоединены идентичные конденсаторы 40; блок управления 41, предназначенный для задания определенной последовательности работы перечисленных выше узлов и элементов формирователя (связи блока управления 41 с узлами и элементами формирователя показаны на чертеже стрелками).

В предлагаемом устройстве накопительные сумматоры 1 с входными 2 и выходными 3 коммутаторами построены аналогично реверсивным счетчикам 17 с их входными 18 и выходными 19 коммутаторами. Основу указанных узлов составляет обычная схема реверсивного счетчика, выход каждого из которых соединен со счетным входом последующего триггера 42 через вентили 43, 44 и ячейку

ИЛИ 45. В используемой модификации счетчика ячейки ИЛИ 45 имеют дополнительный вход, соединенный с выходом соответствующего вентиля 46 входного коммутатора 2 (18). Сигнальные входы вентилей 46 объединены общей входной линией, а управляющие входы этих вентилей соединены с выходами.

458004 распределителя 30. Один из выходов каждого триггера 42 соединен с управляющим входом соответствующего вентиля 47 выходного коммутатора 3 (19). Сигнальные входы вентилей

47 связаны с выходами распределителя 30, а выходы вентилей 47 объединены общей выходной линией.

На фиг. 3 показаны соединения узлов и элементов, составляющих схему стабилизации скорости развертки. Схема управления интерполяцией 15 содержит счетчик импульсов сдвига 48, дешифратор 49 и схемы И 50, управляющие входы которых соединены с дешифратором 49, а сигнальные входы — с выходами делителя импульсов 12. Выходы схем

50 объединены на входе триггера 51. Выход триггера 51 через схему ИЛИ 52 связан с управляющими входами первой схемы «И»20.

Схема ввода кодов 29 включает триггер 53 и схему ИЛИ 54. Один из выходов триггера

53 соединен со входом схемы 54 и управляющими входами пятой схемы И 9. Выход схемы ИЛИ 54 соединен с управляющим входом схемы 29. Второй выход триггера 53 соединен с управляющим входом схемы 55, установленной на входе счетчика импульсов 48.

Работа устройства связана с многократными преобразованиями координат относительно осей, показанных на фиг. 4.

Исходная информация задается в виде прямых двоичных кодов координат опорных точек и координат центра изображения в фиксированной системе осей листа Х.„У, (под листом подразумевается прямоугольное поле с произвольной фигурой из ломаных линий, определенная часть которой воспроизводится на индикаторе).

Сигналы управления индикатором формируются в осях индикации Х„; У, совпадающих с кромками индикаторного поля, например кромками квадратной рабочей части экрана

ЭЛТ (а, Ь, с, d). Промежуточная параллельная система осей Х„; У„связана с центром индикаторного поля — точкой О. Точка О может занимать любое заданное положение в пределах рабочей части листа, а оси Х„; У„ (Х„; Y ) могут составлять любой заданный угол по отношению к осям листа.

В устройстве используют также вспомогательные системы осей Х, Ув и Х ; Y a, параллельные системе осей листа. Начало системы осей Х, Ув находится в точке О. Оси

Хв, У совпадают со сторонами квадрата abed, удовлетворяющего следующему условию: в квадрат abed вписывается окружность, описывающая, в свою очередь, квадрат abed индикаторного поля. На сторонах квадрата abed располагаются фиктивные опорные точки формируемой части изображения. Такой выбор фиктивных опорных точек гарантирует их расположение за пределами индикаторного поля при любой ориентации осей последнего относительно осей листа. В то же время удаление любой фиктивной точки от индикаторного поля оказывается незначительным по сравнению

60 б5 с размерами листа, что обеспечивает минимальные затраты времени на интерполяцию от фиктивной опорной точки до границ индикаторного поля.

Предлагаемое устройство для отображения работает следующим образом (см. фиг. 1 и 4).

В регистры накопительных сумматоров 1 из

ЗУ через схемы ИЛИ 6 и 5, выключенные преобразователи 4 и входные коммутаторы 2 передаются прямые коды координат первой опорной точки в осях листа. Затем включаются преобразователи 4, и в регистры сумматоров 1 вводятся инверсные коды координат центра изображения.

Операция вычитания кодов, осуществляемая при этом накопительными сумм",òîðàìè, переносит координаты первой опорной точки к вспомогательным осям Х a, Y a. После этого из ЗУ в регистры вводятся постоянные коды, суммирование которых с накопленными переносит координаты первой опорной точки к вспомогательным осям Хв, У .

Вычисленные таким образом коды через выходные коммутаторы 3, открытые схемы И

21 и входные коммутаторы 18 немедленно передаются в регистры реверсивных счетчиков

17, а регистры сумматоров 1 очищаются. После этого в регистры вводятся коды координат второй опорной точки в осях листа. Эти координаты описанным выше образом переносятся к вспомогательным осям и коды преобразованных координат запоминаются в регистрах.

Затем через выходные коммутаторы 19 опрашиваются регистры 17. Записанные в регистрах 17 коды преобразованных координат первой опорной точки проходят открытые схемы

И 22 и схемы ИЛИ 5, инвертируются преобразователями 4 и через входные коммутаторы

2 вводятся в накопительные сумматоры 1.

Взаимные передачи кодов между статическими регистрами сумматоров 1 и счетчиков

17 производятся поразрядно, старшим разрядом вперед. Для передачи кода открывается схема И 28 и импульсы генератора 13 поступают в счетчик 27, управляющий распределителем 30, каждый импульс распределителя 30 одновременно поступает на вентили 46 и 47 одноименного разряда входных и выходных коммутаторов 2 (18) и 3 (19). При наличии единицы в этом разряде опрашиваемого регистра импульс проходит открытый вентиль 47 и через общую линию выходного коммутатора одного регистра поступает на сигнальный вход вентиля 46 соответствующего разряда входного коммутатора другого регистра. Так как этот вентиль открыт сигналом распределителя 30, импульс через схему «ИЛИ» 45 проходит на счетный вход триггера соответствующего разряда. Последовательный опрос всех разрядов одного регистра, таким образом, переносит код, содержащийся в этом регистре, в другой регистр.

В зависимости от содержимого ячеек знака и переполнения каждого из регистров сумматоров 1 блок управления 41 производит ииверсию мантиссы образовавшегося кода или циклический перенос единицы и из ячейки переполнения. В результате всех описанных операций в регистрах сумматоров 1 устанавливаются прямые коды проекций первого отрезка на оси листа, а в регистрах счетчиков 17 —прямые коды координат начальной точки этого отрезка во вспомогательной системе координат.

Следующей операцией является цифро-аналоговая линейная интерполяция между первой и второй опорными точками. При этом регистры накопительных сумматоров 1 работают как регистры двоичных умножителей, а вентили выходных коммутаторов 3 — как вентили двоичных умножителей. Интерполяция начинается после открытия схемы 14, соединяюL, åé двоичный делитель частоты 12 с генератором импульсов 13. Последовательности импульсов с кратными частотами следования от триггеров делителя 12 поступают через схемы

«ИЛИ» 16 на сигнальные входы схем 47 выходных коммутаторов 3. При этом на выходных линиях коммутаторов возникают последовательности импульсов, усредненные частоты следования которых пропорциональны величинам прямоугольных составляющих интерполируемого отрезка. Длительность процесса интерполяции задается схемой 15, управляющей первой схемой «И» 20 таким образом, что общее количество импульсов, поступивших на входы реверсивных счетчиков 17, является число — импульсным выражением величин указанных составляющих. В зависимости от состояния знаковых разрядов регистров сумматоров 1 реверсивные счетчики 17 работают на сложение или вычитание, суммируя или вычитая число поступивших импульсов и коды координат начальной точки отрезка, которые ранее были записаны в регистрах счетчиков

17. При этом последовательности образующихся в счетчиках 17 кодов соответствуют последовательности кодов координат точек интер,полируемого отрезка. Коды, образовавшиеся в счетчиках 17 в момент окончания интерполяции, являются кодами координат точки конца первого отрезка. Далее регистры сумматоров 1 очищаются и в них из ЗУ передаются коды координат следующей опорной точки, которые переносятся к вспомогательным осям аналогично координатам предыдущей опорной точки и в них описанным выше образом формируются коды прямоугольных составляющих второго отрезка. Производится линейная интерполяция между точками 2 и 3 и т. д. Описанные чередующиеся операции установки кодов в регистрах сумматоров 1 и счетчиков 17 и интерполяции производятся до момента определения фиктивной опорной точки изображения.

Фиктивная опорная точка F находится в пересечении очередного интерполируемого отрезка с периметром квадрата abed. Координаты фиктивной опорной точки образуются в регистрах счетчиков 17 при остановке процесса

I5

60 б5 интерполяции в момент совпадения значений мгновенных координат в регистрах счетчиков

17 с координатами одной из точек периметра квадрата. Это условие выполняется, когда обе величины в счетчиках 17 оказываются меньше определенного предела, соответствующего длине стороны квадрата abed. Указанный предел определяется очищением старших разрядов счетчиков 17, состояние которых контролируется дешифраторами 24. Момент срабатывания обоих дешифраторов отмечается схемой НŠ— И 25, запирающей через схемы ИЛИ 26 схемы «И» 14 и прерывающей тем самым процесс интерполяции. Коды, накопленные к этому моменту в регистрах счетчиков 17, являются кодами координат фиктивной опорной точки в системе вспомогательных осей. Эти коды через выходные коммутаторы 19, схемы «И» 22, схемы «ИЛИ» 5, преобразователи 4 и входные коммутаторы 2 переводятся в накопительные сумматоры 1, после чего регистры счетчиков 17 полностью очищаются. В накопительных сумматорах 1 координаты точки F двумя операциями суммирования последовательно переносятся к осям Хв, Ув и осям листа. Полученные коды координат фиктивной опорной точки в осях листа через выходные коммутаторы 3 передаются из регистров сумматоров 1 в ЗУ, а регистры сумматоров очищаются.

Частота проведения вычисления координат фиктивной опорной точки зависит от скорости перемещения центра изображения по полю листа; в типовом случае фиктивная опорная точка определяется через интервалы времени порядка нескольких десятков секунд. В промежутках координаты фиктивной опорной точки, интерпретируемой как первая опорная точка формируемого изображения, выдаются из

ЗУ. Исходя из этого, рассматривают нормальный цикл формирования изображения (ломаная линия FL, МЛ на фиг. 4) .

Нормальный цикл формирования изображения состоит из следующей последовательности операций:

1. Определяют координаты точки F относительно вспомогательных осей К вY в. Для этого в регистры накопительных сумматоров

1 через схемы «ИЛИ» 6 и 5, выключенные логические преобразователи 4 и входные коммутаторы 2 вводят из ЗУ прямые коды координат точки F в осях листа. Затем в регистры сумматоров 1 через схемы ИЛИ 6 и 5, включенные преобразователи 4 и входные коммутаторы 2 вводят инверсные коды точки О центра изображения. Суммы указанных кодов соответствуют координатам точки F в осях

Лв в.

2. Координаты точки F в осях Х вГв преобразуют к промежуточным осям X„Y . Преобразование координат выполняют по известному тригонометрическому алгоритму Волдера.

Для этого выходы регистров накопительных сумматоров через выходные коммутаторы 3 и открытые схемы 10 соединяют входами реги458004

10 стров сдвига 7 соответствующих координатных каналов, а входы регистров сумматоров 1 соединяют с выходами регистров сдвига 7 противоположных координатных каналов через открытые схемы «И» 8, схемы «ИЛИ» 5, преобразователи 4 и входные коммутаторы 2.

При указанных соединениях каждая итерация по Волдеру производится в следующем порядке. Коды, содержащиеся в регистрах сумматоров 1, вводят также в соответствующие регистры 7. Из регистров 7 коды направляются в накопительные сумматоры 1 противоположных координатных каналов, где суммируются (или вычитаются) с содержащимися в них кодами с определенным сдвигом. Величина сдвига возрастает в каждой последующей итерации. В результате ряда итераций, количество которых в типовом случае не превышает 15, в регистрах сумматоров 1 образуются коды координат точки F в осях X„У-, Операция поворота координат осуществляется по жесткой программе, задаваемой блоком управления 41. При передаче кодов из регистров сумматоров 1 открывается схема 28, и тактовые импульсы поступают в счетчик 27.

Распределитель 30 через схемы «ИЛИ» 16 выдает импульсы на вентили 47 выходных коммутаторов 3. При этом содержащиеся в регистрах сумматоров 1 коды поступают старшим разрядом вперед через схемы 10 на входы регистров сдвига 7. Одновременно блок управления 41 выдает в регистры 7 импульсы сдвига, продвигающие коды в регистрах 7 до момента ввода младшего разряда. При передаче кодов из регистров 7 в регистры сумматоров 1 схема управления 41 обеспечивает величину взаимного сдвига кодов в соответствии с номером итерации. Для этого счетчик

27 запускается блоком 41 с определенным опережением по отношению к началу серии импульсов сдвига, выводящих коды из регистров 7. В результате старшие разряды кодов из регистров 7 попадают на входные линии коммутаторов 2 в момент открытия вентилей

46 младших разрядов, Помимо программы управления передачей кодов между регистрами 1 и 7, блок управления 41 задает в каждой итерации требуемое состояние логических преобразователей 4.

Последняя функция выполняется блоком 41 во взаимодействии с накопительным сумматором

31 и связанными с ним элементами. В начале операции поворота координат в накопительный сумматор 31 через схему «ИЛИ» 34, преобразователь 33 и коммутатор 32 вводится код угла ориентации изображения. Каждой очередной итерации предшествует вычитание из кода, содержащегося в регистре сумматора 31, определенного -постоянного кода, содержащегося в регистре сумматора 31, поступающего из ЗУ через элементы 34, 33, 32, или суммирование этих кодов. Знак разности (суммы) однозначно определяет через блок

41 состояние пвеобразователей 4 и 33.

3. Координаты точки F относительно промежуточных осей переносятся к осям индикации Х„У . Для этого в накопительные сумматоры 1, содержащие коды координат точки F в осях Х„У вводятся из ЗУ постоянные коды, величины которых соответствуют половине длины стороны квадрата abed.

4. Коды координат точки Г в осях индикации передаются из регистров сумматоров 1 через выходные коммутаторы 3, открытые схемы 21 и входные коммутаторы 18 в регистры реверсивных счетчиков 17, а регистры сумматоров 1 очищаются.

5. В накопительных сумматорах 1 проводятся описанные операции 1 — 4 относительно координат опорной точки 1, в результате которых в регистрах сумматоров 1 устанавливаются коды координат точки L в осях индикации.

6. Определяют проекции отрезка FL на оси индикации, Для этого коды координат опорной точки F, содержащиеся в регистрах счетчиков 17, считываются выходными коммутаторами 19 и через открытые схемы «И» 22, схемы «ИЛИ» 5, включенные преобразователи 4 и входные коммутаторы 2 передаются в инверсной форме в накопительные сумматоры 1.

7. Производится цифра-аналоговая интерполяция между точками F u L (процесс интерполяции описан выше применительно к точкам 1 и 2). В результате в регистрах счетчиков 17 образуются коды координат точки в осях индикации, после этого регистры сумматоров 1 очищаются.

8. В регистры сумматоров 1 из ЗУ вводятся координаты следующей опорной точки М в осях листа и повторяются операции 1 — 7 применительно к отрезку LM, в результате в регистрах счетчиков 17 образуются координаты точки М в осях индикации.

9. Из ЗУ в регистр сумматоров 1 вводятся координаты следующей опорной точки Л в осях листа, повторяются операции 1 — 7 и т. д.

Нормальный цикл формирования изображения прерывается блоком управления при переполнении младших разрядов одного из регистров счетчиков 17. Этот момент отмечается срабатыванием соответствующего дешифратора 24, связанного со старшими разрядами регистра и блоком управления.

В течение всего нормального цикла преобразователи код — аналог 23 формируют ступенчатые напряжения, пропорциональные величинам кодов в регистрах счетчиков 17 и, следовательно, величинам координат опорных и промежуточных точек изображения в осях индикации. Ключи 39 и конденсаторы 40 исключают выбросы сигнала, обусловленные переходными процессами в преобразователях

23. Для этого ключи 39 замыкаются блоком управления через определенный промежуток времени после каждой смены кодов в регистрах счетчиков 17. При замыкании ключей

458004 конденсаторы 40 быстро заряжаются через резисторы 38 до напряжений, соответствующих значениям кодов в регистрах счетчиков 17. Когда в момент поступления очередного тактового импульса ключи 39 размыкаются, конденсаторы 40 поддерживают напряжения на входах усилителей 37 постоянными до момента установки новых кодов. Результирующие сигналы передаются усилителями 37 в отклоняющую систему 36 ЭЛТ 35, вызывая шаговое перемещение луча последней по контуру формируемого изображения.

После завершения каждого очередного нормального цикла схема управления автоматически возвращает формирователь к фиктивной опорной точке, и цикл повторяется, Таким образом, какие-либо дополнительные средства для регенерации изображения не требуются, Схема стабилизации скорости развертки (см. фиг. 3) работает следующим образом. До начала интерполяции коды составляющих интерполируемого отрезка переводятся из регистров сумматоров 1 в регистры сдвига 7. Затем схема управления выдает серию импульсов сдвига, поступающих, на управляющие входы регистров 7 и одновременно через вентиль 55 на счетчик 48. После некоторого количества шагов сдвига единица старшего разряда кода большей по величине составляющей оказывается в ячейке старшего разряда соответствующего регистра 7. Импульс от этой ячейки через схему ИЛИ 11 перебрасывает триггер 53. При этом вентиль 55 закрывается и величина сдвига кодов в регистрах сумматоров 1 запоминается счетчиком 48. Одновременно сигнал триггера 53 открывает схему И

9 и, через схему ИЛИ 54, схему И 28 начинает пропускать импульсы генератора 13 в счетчик 27, управляющий распределителем 30.

Первый импульс распределителя 30, как обычно, открывает вентиль 46 старшего разряда входного коммутатора 2 регистра сумматоров 1. Поэтому единица старшего разряда кода большей составляющей будет введена через открытую схему 9 именно в старший разряд соответствующего регистра сумматоров 1. Таким образом, коды составляющих интерполируемого отрезка в регистрах сумматоров 1 оказываются максимально сдвинутыми в пределах емкости регистров в сторону старших разрядов. При таком способе установки кодов усредненные частоты следования импульсов интерполяции мало зависят от длин отрезков, и скорость развертки изображения любого отрезка близка к максимальной.

При описанном способе стабилизации скорости развертки возникает необходимость ограничения времени интерполяции в зависимости от величины сдвига кодов в регистрах сумматоров 1. Данная задача решается схемой управления интерполяцией 15 вместе с делителем 12, используемым при этом в качестве датчика временных интервалов. Дешиф5

12 ратор 49, управляемый счетчиком 48, открывает одну из схем 50, связанную с выходами триггеров делителя частоты 12. При отсутствии сдвига в регистрах сумматоров 1 открывается схема 50, связанная с последним триггером делителя 12, при сдвиге на один шаг— схема, связанная с предпоследним триггером, и т.д.

Делитель частоты 12, предварительно установленный в исходное положение импульсом сброса от схемы управления, начинает пересчет импульсов генератора 13, поступающих через открытую схему 14. Импульс переключения выбранного триггера делителя частоты 12 через открытую схему 50 перебрасывает триггер 51, который через схему «ИЛИ» 52 закрывает схемы 20 и прекращает тем самым поступление импульсов интерполяции в реверсивные счетчики 17. Таким образом обеспечивается однозначное соответствие количества учитываемых импульсов интерполяции в обоих координатных каналах кодов в регистрах сумматоров 1 при любой длине интерполируемого отрезка.

Во вспомогательном режиме аналоговой интерполяции, при использовании RC-цепочек

38, 40 для генерирования экспоненциальных сигналов развертки, общее количество операций несколько сокращается по сравнению с описанным выше основным режимом.

Цикл формирования изображения в режиме аналоговой интерполяции включает следующие из описанных операций: координаты фиктивной опорной точки в осях листа переносятся к вспомогательным осям

ХвУ накопительными сумматорами; полученные координаты преобразуются к повернутым промежуточным осям Х„Y (Bçàèмодействуют накопительные сумматоры 1 и регистры сдвига 7) и переносятся к осям индикации накопительными сумматорами; коды полученных координат передаются из регистров сумматоров 1 в регистры счетчиков

17 и преобразуются преобразователями код— аналог 23 в напряжения.

Процесс формирования сигналов развертки в режиме аналоговой интерполяции заключается в следующем. Через резисторы 38 и замкнутые ключи 39 конденсаторы 40 заряжаются до уровней выходных напряжений преобразователей 23. Во время заряда конденсаторов 40 проводятся описанные операции над координатами следующей опорной точки. После окончания заряда коды координат в регистрах счетчиков 17 заменяются, и конденсаторы 40 перезаряжаются до новых значений выходных напряжений преобразователей 23, соответствующих координатам последней опорной точки. При этом на входы усилителей 37 обоих координатных каналов одновременно поступают экспоненциальные сигналы, имеющие одинаковые постоянные времени.

Как известно, при этом луч на экране ЭЛТ будет перемещаться линейно и после перезаряда конденсатора остановится на последней

458004

14 опорной точке. Во время перезаряда конденсаторов цифровой частью формирователя вычисляются координаты следующей опорной точки и т. д. Эти операции проводятся до момента переполнения младших разрядов одного из регистров счетчиков 17, после этого формирование изображения прекращается схемой управления по сигналу дешифратора 24. Затем цикл повторяется или осуществляется переход к режиму цифро-аналоговой интерполяции.

Предмет изобретения

1. Устройство для отображения информации, содержащее электроннолучевую трубку, соединенную с блоками развертки по координатам Х и У, каждый из которых через первую схему И связан с выходом умножителя, один из входов которого подключен к делителю импульсов, связанному через вторую схему И с генератором импульсов, блок упразления и схемы ИЛИ, отличающееся тем, что, с целью расширения области применения устройства, оно содержит последовательно соединенные накопительный сумматор, коммутатор и преобразователь, подключенный к первой схеме ИЛИ, регистры сдвига по координатам Х и У, входы которых через третьи схемы «И» соединены с выходами умножителей, а выходы — с третьей схемой ИЛИ и

5 четвертой и пятой схемами И соответствующей координаты, причем четвертые схемы И координаты Х подключены ко второй схеме

ИЛИ координаты У, а четвертые схемы И координаты У подключены ко второй схеме

IO ИЛИ координаты Х, последовательно соединенные счетчик импульсов, подключенный к четвертой схеме И, и распределитель, связанный с умножителями, схему ввода кодов, связанную с третьей схемой ИЛИ и шестой

15 схемой И, схему управления интерполяцией, входы которой подключены к делителю импульсов, а выход — к первым схемам И, схему НŠ— И и дешифраторы, входы которых связаны с блоками развертки координат, а

20 выходы подключены к схеме HE — И, связанной через четвертую схему ИЛИ со второй схемой И, инверторы, соединенные со вторыми схемами ИЛИ и умножителями, седьмые схемы И, связанные с блоками развертки и вто25 рыми схемами ИЛИ.

2. Устройство по п. 1, о т л и ч а ю щ е е с я, тем, что умножители выполнены в виде накопительных сумматоров.

458004 оиг С

Составитель В. Сметанин

Техред T. Миронова

Корректор E. Рогайлина

Редактор Т. Иванова

Типография, пр. Сапунова, 2

Заказ 1175/5 Изд. ¹ 485 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5