Устройство для интегрирования функций

 

,-.-,c ÎЫЗИМ4 т; 1 МтЦД..тк «р,Ум s.;-О . Э!

6 1от: М

О ПИ-Ю Е

ИЗОБРЕТЕНИЯ (ii) 463985 т оюа советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 18.02.74 (21) 1997908/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 15.03.75. Бюллетень № 10

Дата опубликования описания 23.07,75 (51) М. Кл. G 06g 7/18

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (53) УДК 681.335.713 (088.8) (72) Автор изобретения

В. Б. Чварков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИНТЕГРИРОВАНИЯ ФУНКЦИЙ

Изобретение относится к вычислительной технике и, в частности, может быть применено в аналоговых вычислительных машинах, работающих в системе остаточных классов.

Известно устройство для интегрирования функций в системе остаточных классов, содержащее управляемые ключи и интегрирующие операционные усилители, вход первого из которых через первый входной резистор и первый управляемый ключ соединен со входом устройства и через второй входной резистор и второй управляемый ключ — с источником компенсирующего напряжения; выход первого интегрирующего операционного усилителя соединен с первыми входами схем сравнения и через третий управляемый ключ — с выходом устройства; выходы схем сравнения соединены со входами триггера, второй вход первой схемы сравнения подключен к источнику эталонного напряжения.

Однако известное устройство имеет низкую точность интегрирования функций.

С целью повышения точности в предлагаемом устройстве вход второго интегрирующего операционного усилителя через третий входной резистор и четвертый управляемый ключ подключен ко входу устройства, а его выход соединен со вторым входом второй схемы сравнения, через пятый управляемый ключ— с шиной нулевого потенциала и через шестой управляемый ключ — с выходом устройства; управляющие входы первого, третьего и пятого управляемых ключей подключены к первому выходу триггера, а управляющие входы

5 второго, четвертого и шестого управляемых ключей — ко второму выходу триггера.

На чертеже дана функциональная схема предлагаемого устройства.

Устройство содержит первый интегрирую10 щий операционный усилитель 1 с конденсатором 2 в обратной связи и входными резисторами 3, 4 и второй интегрирующий операционный усилитель 5 с конденсатором 6 в обратной связи и входным резистором 7. В его

15 состав входят две схемы сравнения 8 и 9, триггер 10 и управляемые ключи 11 — 16. Кроме того, устройство включает в себя источники 17 и 18 компенсирующего и эталонного напряжений соответственно, вход 19 и выход 20, 20

Устройство работает следующим образом.

В исходном состоянии управляемые ключи

11, 14 и 15 открыты, конденсатор 6 разряжен, триггер 10 находится в нулевом состоя

25 нии, ключи 12, 13 и 16 закрыты.

При интегрировании решаемой переменной до момента времени, когда значение интеграла достигает величины эталонного напряжения, работает интегратор на операционном

30 усилителе 1. вход которого через открытый

- 11

463981

Составитель О. Сахаров

Техред Т. Миронова

Корректор Л. Котова

Редактор Т. Янова

Заказ 1719!14 Изд. № 1206 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

3 управляемый ключ 14 соединен со входом 19 устройства.

В момент времени, когда значение интеграла решаемой переменной достигает величины эталонного напряжения, срабатывает схема сравнения 9, импульс с выхода которой перебрасывает триггер 10 в единичное состояние.

Закрываются управляемые ключи 11, 14 и

15 и открываются ключи 12, 13 и 16. Компенсирующее напряжение через ключ 12 поступит на резистор 4, являющийся компенсационным входом операционного усилителя 1.

Начинается разряд конденсатора 2, что соответствует вычитанию из значения интеграла решаемой переменной величины сброса. Одновременно начинается процесс интегрирования решаемой переменной интегрирующим усилителем 5, с выхода которого напряжение поступает на схему сравнения 8 и через ключ

16 —.на выход 20 устройства.

В момент времени, когда напряжения на выходах обоих операционных интегрирующих усилителей 1 и 5 сравниваются, срабатывает схема сравнения 8, импульс с выхода которой возвращает триггер 10 в нулевое состояние.

Закрываются ключи 12, 13 и 16, прекратив тем самым разряд конденсатора 2 и интегрирование решаемой переменной операционным интегрирующим уоилителем 5. Открываются управляемые ключи 11, 14 и 15. Через ключ

11 конденсатор 6 разряжается до нуля. Ключ

14 подключает вход устройства 19 к резистору 3, а ключ 15 соединяет выходы операционного усилителя 1 и выходы 20 устройства.

Процесс интегрирования решаемой переменной продолжается не с нуля, а с напряжения, соответствующего величине интеграла решаемой переменной за время перезаряда.

5 Предмет изобретения

Устройство для интегрирования функций, содержащее управляемые ключи, интегрирующие операционные усилители и резисторы, вход первого операционного усилителя через

10 первый входной резистор и первый управляемый ключ соединен со входом устройства и через второй входной резистор и второй управляемый ключ — с источником компенсируюшего напряжения; выход первого интегри15 рующего операционного усилителя соединен с первыми входами схем сравнения и через третий управляемый ключ — с выходом устройства; выходы схем сравнения соединены со входами триггера, второй вход первой схе20 мы сравнения подключен к источнику эталонного напряжения, отлич ающееся тем, что, с целью повышения точности, в нем вход второго интегрирующего операционного усилителя через третий входной резистор и чет25 вертый управляемый ключ подключен ко входу устройства, а его выход соединен со вторым входом второй схемы сравнения, через пятый управляемый ключ — с шиной нулевого потенциала и через шестой управляемый

30 ключ — с выходом устройства; управляющие входы первого, третьего и пятого управляемых ключей подключены к первому выходу триггера, а управляющие входы второго, четвертого и шестого управляемых ключей — ко

35 второму выходу триггера.