Цифровой демодулятор сигналов относительной фазовой модуляции

 

Союз Советских

Социалистических

Республик

О П И С A Н И Е (")467463

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 18.12.72 (21) 1858404!26-9 с присоединено(ем заявки ¹â€” (23) Приоритет—

Опубч.)ковано 15.04.75. Бюллетс )ь № 14

Дата опубликования описания 28.11.75 (51) М. Кл. Н 03k 13/20

1 осударственный комитет

Совета Министров СССР во делам изобретений и открытии (о3) УД!(621.376.4 (088.8)

I (72) Лвтор изобретения

Ю. Г. Самсонов (71) Заявитель (54) IlИФ1О1 ОЙ ДЕМОДYJI$ITOP СИГHAJIOB

ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ МОДУЛЯЦИИ

Изобрете )ие относится к области радиосвязи и может быть нсиользоваiio при приеме дискретных cill на lов.

Изве тны цифровые демодуляторы сигналов относительной фазовой модуляц((и (ОФ.Ч), содержащие узел запох(инаа(ия фазы, выход которого подкл)очен одновременно и первым вхо(дав) дешифратора разности фаз и узла фазирования тактовой чаcòTîoòIIûi, выход которого подключен к одному из входов схемы совпадения.

С цель)о повышения надежности,в предлагаечом демодуляторе выходы дешифратора разности фаз через схему «ИЛИ» подключены одновремеш)о к управляющим входам узла запоминания фазы и к управля(ощему входу узла формирования тактовой частоты (ТЧ), при этом ко )второму входу дешифратора разности фаз подключен выход схемы совпаде))ия, ко второму входу которой подключен информационный вход узла (1)о(рмирования тактовой частоты; кроме того, узел формирования выполнен г, .виде последовательно соединенных блока совпадения, схемы «1 1ЛИ», схемы выделения импульса управлеи.(я и олока тактовой спнхронизац)ш, причем второй вход схемы выделения импульса управления является управляющим входом узла формирования тактовой частоты, информационный .вход котороi o является вторыч входом блока совпадения.

На чертеже приведена функциональная схема предлагаемого циф)рового демодулятора.

Предлагаемый цифровой демодулятор состоит из узла 1 запоминания фазы, узла 2 формирования тактовой частоты, дешпфратора 3 разности фаз, состоящего из четырех схем совпадения, схемы «ИЛИ» 4. формирующей импуль" установки узла запом(ипания фазы и узла формоврованпя ТЧ в ис.(одное состояние, и схемы совпадения 5, пр:I÷åì узсл

1 запомиианпя фазы состоит из последовательно соеди(не)иных задающего генератора 6 и триггера 7 и 8 с установкой,в исходное состояние, разделенных на две группы, а узел 2 формирования тактовой частоты состоит пз последовательно соединенных блока совпадения 9, схемы «ИЛИ» 10, схемы 11 выделения импульса управлеи(гя и блока 12 та(ктовой синхронизации. яп Устройство работает следующим образом.

Сигналы, несущие информацию о фазе, поступают на схему со(впаден(ия 5, где осуществляется «пр(ивязка» IIx к тактовой частоте. С выхода схемы совпадения 5 на дешифратор 3

25 IIO(TVIIBCT ОД(ЕНОЧПЫй II%III v (IbC, ПЕСУ ЩИЙ IIIIформацию о фазе в данной элементарной посылке, кото(рый должен появиться па выходе одной из схем совпадения дешифратора 3. Появленис импульса:BO время отсчета фазы, т. е.

30 в момент временп, совпадающий с тактовой

467463 частотой, на выходе Одной из схем совпадения дешифратора 3:соответствует: на выходе а — <«акачку фазы» 0, на выходе б—

«скачку фазы» 90, на выходе в — «скачку фазы» 180=. на выходе г — «скачку фазы»

270 .

Через схему «ИЛИ» этот импульс подается на управляющий вход узла запоминания фа,зы, т. е. устанавливает триггера в группах триггеров 7 и 8 в исходное состояние в результате чего запоминается фаза пришедшей посылки. Это происходит потому, что коэффициент деления гг делителя частоты, состоящего пз групп триггеров 7 и 8 и частота задающего генератора б выбираются таким образом, что частота на выходе делителя соответствует несущей рабочей частоте

Г г! io o=

Прп коэффициенте деления и период рабочей частоты е-; разбит на и временных интерВ валов, сгруппированных в четыре зоны по временных интервала в каждой зоне.

Появление Еп!пульса во время отсчета фазы на одном !Пз !выходов деш!ифратОра 3 соответствует совпадению его с в!ремен<ным интервалом одной из четырех зон ил!и Окачекам фазы на 0, 90, 180, 270 относительно фазы в предыдущей посылочке.

С помощью блока совпаденпя 9, подкгпочепного !к выходу узла запоминания фазы, набираются асаны ожидания «icl<ачка фазы». После установки делителя частоты, состоящего пз е>рупп триггеров 7 и 8 в е1схэд ное состоял не, оип1алы, поступающие на блок совпадения 9 узла формирования та ктовой частоты и несущие информацию о фазе, совладают по зремсF1!II с псходной зоеlой, поэтому онп ОтсутствуЕОт на выходе блока совпадения 9.

При «скач ке фазы» 11 мпульсы появляготся на выходе блока совпадения 9, а, следовательно, II на выходе схемы «ИЛИ» 10 узла 2 формирова!111пя тактовой частоты, при этом Они воздействуют на схему 11 выделения импульса управлен:ия.

Схема 11 выделения игмпульса управлении!ия предста!вляет собой триггер с ра здельнымн входами. На один пз входов поступают снгналы со схемы «ИЛИ» 10, а на другой по управляющему входу узла 2 форм ирова11ия тактовой частоты со схемы «ИЛИ» 4 lIIocTviIIGãò импульс уста!новкп триггеров в исходное состоянп"

Таким Образом, на зыходе схемы 11 зыделс5

З5

40 .45

55 ння импульса управления может появеиться импульс один раз за время длительности элементарной посылки прн пали пш «скачка фазы». Этот импульс поступает па вход .блока 12 тактовой СЕенхроннзац» н, который выдает импульсы на схему совпадения 5, сдвинутые относительно начала элементарной посылки на время нестацнопарностll т .

В схеме совпадения 5 осуществляется привязка входных сигналов, несущих пнформацшо о фазе к тактовой частоте, Из-за налп !е!я в приемном устройстве фильтров с полосой пропувкання по сигналу переходные процессы заканчнваlотся тОлькО ко!!цу дтнтельпостги элементарной посылки,,вследсте11!е чего можно использовать прн дешифрации сигнала метод одиночных проб, прп этом тактовые импульсы необходимо сдвинуть относнтель»о начала элементарной посылки на время т .

Таким образом, од1шочпый импульс, llpIIвязан !!ы!! к тактогой частоте. взятый со сдвигом c относительно начала элементарной посылки, поступает с выхода схемы совпадсш!я

5 на дешифратор, выходы которого являЕотся выходами цифрового демодулятора, несущими и ф Ор х! а цп Ео о <)> а зс.

Предмет изобретения

l. Цифровой демодулятор сигналов относительной фазовой модуляции, содер>кащнй узел запоминания фазы, выход которого подключен одноврехЕенио к первым входам дешифратора разности фаз 1и узла формирования тактовой частоты, выход которого под ключен к одному пз входов схемы совпадения, отличающийся тем, что, с целью повышения надежности, выходы дешифратора разности фаз через схему

«ИЛИ» подключены одновременно к управляющим входам узла запоминания фазы и к управляющему входу узла формирования TBI

2. Демодулятор по и. 1, отличагощийся тем, что узел формирования выполнен в виде последовательно соединенных блока совпадения, схемы «ИЛИ», схемы выделения импульса управления и блока тактовой СПЕ!хроне!зацгеги, п ричем !второй,вход схемы выделения импульса управлен!ия является управляющим входом узла форм е!ровапня тактовой частоты, а информационный вход последнего является вторым входом блока совпадения.

4G7463

Bouod

С оста в и тел ь Н. Герасимова

Техред T. Миронова

Корректор А. Галахова

Реда ктор T. Я нов а

Подппсно

Изд. ¹ 1346 Тираж 902

1ЛИИИПИ Государственного комитета Совета Мишгстров СССР

Ilo делам изобретений и открытий

Москва, )К-35, Раушская наб., д. 4/5

Заказ 4260

Обл. тпп. Костромского управления издательств, полиграфии и книжной торговли