Умножитель кодов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<1!> 4708I6

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 24.04.73 (21) 1915721/18-24 (51) М. Кл. G 06g 7/16 с присоединением заявки М

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (32) Приоритет

Опубликовано 15.05.75. Бюллетень Хе 18

Дата опубликования описания 21.08.75 (53) УДК 681.3(088.8) (72) Авторы изобретения

В. А. Гуляев и В. Ф. Евдокимов (71) Заявитель Ордена Лени .а Инстит1т "-лектровинамики AH Украинской ССР (54) УМНОЖИТЕЛЬ КОДОВ

Изобретение относится к области гибридной вычислительной техники и может быть использовано в гибридных машинах для перел!ножения малоразрядных кодов.

Известны умножители кодов, содержащие логические схемы «И» и весовые резисторы, операционный усилитель и нелинейности типа

«зона ограничения» и «зона нечувствительности», Известные устройства обладают недостатками, которые состоят в существенных аппаратурных затратах на их реализацию, невысоком быстродействии, а также отсутствии однотиппого кодового входа и выхода, что затрудняет их использование в гибридных машинах.

Упрощение схемы устройства, повышение быстродействия и обеспечение кодового входа — выхода достигается тем, что выходы логических схем «И» через соответствующие весовые резисторы соединены с входными резисторами операционных усилитслей, выход усилителя предыдущего разряда через резистор взвешенного переноса соединен со входо;I последующего разряда. Выходы усилителей соединены с выходами уз!но>кителя, а входы умножителя подключены ко входам схем «И».

На чертеже изображена схема устройства.

Устройство содержит в каждом разряде набор логических схс;! «И» 1 — 3, набор весовых резисторов 4 — 6, входные резисторы 7, набор операционных усилителей 8 с нслинейностями типа «зона ограничения» 9 и «зона нечувствительности» 10 — 12 в цепях обратной связи и резисторы взвешенного переноса 13.

5 Количество операционных усилителей 8 определяется числом разрядов 22, используемых для представления зlножимых кодов. На входы операционных усилителей 8 через входные резисторы 7 и весовые резисторы 4 — 6 с веса10 ми 2, где i = О. 1,..., (22 — 1), подключено

22 групп логических схем «И» 1 — 3. В свою очередь, каждая группа содержит л логических схем «И» 1, 2 либо 3 таким образом, что

i-и разряд множителя объединяется в схемах

15 «И» поочередно с каждым разрядом множимого.

Ка>кд!.!й операционный усилитель 8 содержит в цепях обратной связи нелинейность типа «зона ограничения» 9 с порогом 0,5 для по20 лучсния стандартного сигнала на выходе и нелинейность типа «зона нечувствительности»

10 — 12 с порогом 2 — 0,5, где i = О, 1,..., (и — 1), для получения сигнала суммы токов на выходе усилитe, lÿ. Так для получения циф25 ры «1» па ьыходс усилителя младшего разряда порог равен 0,5; а для получения цифры

«2» на выходе следующего усилителя — 1,5 и т. д.

Выход усилителя предыдущего (старшего)

30 разряда через весовой резистор 13 подключен

470816

Составитель В, Гуляев

Редактор Е. Семанова Техред Е. Подурушина Корректор И. Позняковская

Заказ 1986/14

Изд. № 1449

Тираж 679

Подписное

Типография, пр. Сапунова, 2

Ко входу усилителя последующего разряда, причем вес этого резистора 22, где j = О, 1,..., (и — 1), 1 — номер усилителя.

Устройство работает следующим образом.

Умножение кодов производится по модулю (2" — 1). В соответствии с этим при наличии единиц в определенных позициях множимого и единицы в -м разряде множителя срабатывают логические схемы «И» 1 — 3, принадлежащие j-и группе. При этом при срабатывании только одной логической схемы «И» 1 — 3 на входы усилителей через один из весовых резисторов 4 — 6, вес которого равен остатку or деления результата умножителя i-го разряда множителя íà j-й множимого на величину модуля (2" — 1), поступает ток определенной величины. Если срабатывают сразу несколько логических схем «И» 1 — 3 в пределах одной группы или в разных группах, то на входах усилителей производится суммирование взвешенных токов, полученных на весовых резисторах 4 — 6. В свою очередь, это приводит к срабатыванию нелинейностей типа «зона нечувствительностей» 10 — 12 в цепях обратной связи некоторых усилителей 8 (в зависимости от величины суммируемого тока и .порога) и появлению стандартных сигналов на выходах усилителей. С выходов усилителей 8 через ре зисторы взвешенного переноса 13 токи обратных знаков поступают на входы усилителей, где окончательно суммируются алгебраически.

После окончательного суммирования всех то ков на выходах операционных усилителей 8 окажется код произведения по модулю (2" — 1) двух кодов.

10 Предмет изобретения

Умножитель кодов, содержащий в каждом разряде логические схемы «И» и весовые резисторы, резисторы взвешенного переноса и операционные усилители по числу разрядов

15 перемножаемых кодов с входными резисторами на входах и нелинейностями типа «зона нечувствительности» и «зона ограничения» в цепях обратной связи, отл и ч а ющийся тем, что, с целью упрощения устройства, выходы

20 логических схем «И» через соответствующие весовые резисторы соединены с входными резисторами операционных усилителей, выход усилителя предыдущего разряда через резистор взвешенного переноса соединен с входом

25 последующего разряда, выходы усилителей соединены с выходами умножителя, а входы умножителя подключены ко входам схем «И».