Устройство для сложения чисел
1 " -.
ОпиСАние
ИЗОБРЕТЕНИЯ пц 474002
Союз Советских
Социалистических
Республик
И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 17.01.72 (21) 1742140/18-24 (51) М. Кл. G 06f 7/385 с присоединением заявки №
Государственный комитет (32) Приоритет
Опубликовано 14.06.75. Бюллетень № 22
Дата опубликования описания 08.09.75
Совета Министров СССР па делам изобретений и открытий (53) УДК 681.325.5 (088.8) (72) Авторы изобретения
Б. Я. Фельдман, Б. И. Панферов и О. М. Кулинченко
Институт электронных управляющих машин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ЧИСЕЛ
Предлагаемое устройство относится к области вычислительной техники, в частности арифметических устройств.
Известно устройство для сложения чисел, содержащее регистры первого и второго операндов, блоки хранения порядков первого и второго операндов, сумматор с входными вентилями и вентилем переноса в каждом разряде, причем первые входы входных вентилей в каждом разряде соединены соответственно с информационными выходами регистров первого и второго операндов. ,Целью данного изобретения является сокращение времени на операцию сложения и уменьшение оборудования за счет ликвидации устройства предварительного выравнивания порядков слагаемых.
Для достижения этой цели предлагаемое устройство содержит блок анализа порядков, первый и второй входы которого соединены соответственно с первыми выходами блока хранения порядков первого и второго операндов, а выходы — соответственно со вторыми входами входных вентилей сумматора, и блок выборки большего операнда, первый и второй входы которого соединены соответственно со вторыми выходами блоков хранения порядков первого и второго операндов, а выход — со входом дешифратора, выходы которого соедп иены соответственно с дополнительными входами вентилей переноса сумматора.
На чертеже изооражена схе»а предлагаемого устройства, где 1 — регистр первого
5 операнда; 2 — регистр второго операнда; 3— сумматор с входными вентилями и вентилем переноса в каждом разряде; 4 — блок храпения порядка первого операнда; 5 — блок хранения порядка второго операнда, б — блок
10 анализа порядка; 7 — блок выборки большего операнда; 8 — дешифратор.
Выходы регистров операндов и блока анализа порядков подключены ко входным вентилям каждого разряда сумматора. Выходы
15 блоков хранения порядков первого и второго операндов подключены ко входам блоков анализа порядков и выборки большего операнда.
Выход блока выборки большего операнда подсоединен ко входу дешифратора. Выходы по20 следнего подключены к одному из входов вентилей переноса.
Целая часть от дробной отделена меткой, которая расположена перед старшим разрядом целой части каждого числа. Информация
25 о no.Io eIInn метки нптся в соответствующем блоке хранения порядков операндов.
Блок анализа порядков вырабатывает сигналы, управляющие поступлением разрядов
30 слагаемых на входы вентилей каждого разряУстроЙство для сло кения чисел, содержащее регистры первого и второго операндов, 5 блоки храпения порядков первого и второго операндов, сумматор с входными вентилями и Вентилем 11cpCIIocB B каждом разряде, IlpHчем перВые ВхОды Входных Вентилей В каждом разряде соединены соответственно с ип10 формационными выходами регистров первого и второго операндов, о т л и ч а ю щ е е с я тем, что, с целью упрощения и увеличения быстродейс-.впя, опо содер:кит блок анализа порядков, первый и второй входы которого соеди15 непы соответственно с первыми выходами блока храпения порядков первого и второго операндов, а выходы — соответственно со вторыми входами входпь:х вентилей сумматора, и блок выборки большего операнда, первый и
20 второй входы которого соединены соответстве:но со вторыми выходами блоков хранения порядков первого и второго операндов, а выход — со входом дешифратора, выходы которого соединены соответствен!1о с дополни25 тельными входами вентилей переноса сумматораа. 1 !
Составитель H. Мплославская
Редактор Б. Нанкина
Техред М. Семенов
Корректор Л. 1(отова
Заказ 2191 4 Изд. ¹ 1509
Ц!-П!ИГ И Государственного комитета по делам изобретепи11 и
Москва, К-35, Раушская
Типография, пр. Сапунова, 2 да сумматора. Блок выборки большсго операнда и дешифратор формируют сигналы, управляющие передачей 1ерепосов из разр»да в разряд.
Младшие разряды целой части из двух регистров посту IBIoT па ВхОды с1 мм 2TGpH до тех пор, пока не приходит сигнал запрета из блока анализа порядков, который указывает на окончание разрядов целой части Одного из
Опер апдОВ (T. е. пОявлеппе ъ1етки В одном из регистров операнда). До прихода следующего сигнала, указывающего на окоп!ание разрядов целой части другого операнда, на входы сумматора поступает только слагаемое с большим порядком.
В результате получаем целую часть суммы.
Дальнейшее сложение приводит к образованию дробной части суммы. Распространение переноса разрешается сигналами из дешифратора. Запрет переноса из старшего разряда целой части в дробную осуществляется отсутствием сигнала разрешения, при появлении соответствующего из блока выборки большего операнда.
Предмет изобретения
Тираж 679 Подписное
Совета Министров ССCP откр61тий наб., д. 4j5
