Устройство для измерения частот в цифровой форме

 

ОПИСАНME

ИЗОБРЕТЕНИЯ

11ц 474759

Союз Советских

Социалистических

Республик

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ фя ве (61) Дополнительное к авт. свид-ву (22) Заявлено 18.02.74 (21) 1996462/18-10 с присоединением заявки № (23) Приоритет

Опубликовано 25.06.75. Бюллетень № 23

Дата опубликования описания 01.10.75 (51) М. Кл. Ст 01г 23/02

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.317.761 (088.8) (72) Авторы изобретения

В. Н. Шальнов, Л. К. Кондакова и В. В. Копылов (71) Заявитель Научно-исследовательский конструкторско-технологический институт тракторных и комбайновых двигателей (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЧАСТОТ В ЦИФРОВОЙ

ФОРМЕ

Изобретение относится к цифровым приборам для измерения частоты следования импульсов и может быть использовано для измерения количества оборотов вала двигателя при стендовых испытаниях.

Известно устройство, содержащее цифровые индикаторы, релейные дешифраторы и двоичные счетчики, однако в нем не использована возможность дополнительной загрузки триггерного счетчика во время индикации результата измерения.

Цель изобретения — сокращение количества оборудования в группе частотомеров за счет дополнительной загрузки одного триггерного счетчика во время индикации результата измерения.

Достигается это тем, что устройство для измерения частот снабжено вторым блоком индикации, а блок управления снабжен вторым триггером управления, схемой ИЛИ, второй схемой И, второй схемой НЕ и двумя схемами задержки, причем выходы первого триггера управления подключены к входам первого и второго блоков индикации, а один из выходов первого триггера управления через первую схему задержки, второй триггер управления, один из входов второй схемы И, схему ИЛИ соединен с входом триггерного счетчика. Этот жс выход первого триггера управления через схему HE соединен с вторым входом второй схемы И, при этом второй выход второго триггера управления подключен к одному нз входов первой схемы И, а вход первого триггера управления через вторую с. ему зядержкп — к входу усилителя сброса счетных триггеров.

На чертеже приведена блок-схема устройства для измерения частот в цифровой форме.

Устройство содержит счетные триггеры 1, блок управления 2, содержащий триггеры 3 и 4, схемы совпадения 5 и 6, штвсрторы 7 и 8, схемы задержки 9 и 10, усилптель сброса счетных триггеров 11, логическую схему

ИЛИ 12 н предназначенный для управления заполнением счетных триггеров и индикацией результата измерения: блак1 индикации 13 и

14, каждый нз которых содержит усилители блоков реле 15, двопшо-пятпрпчныс дсшпфраторы 16, образованныс контактами реле 17 и 18, усилитель сброся реле 19. cxc мы совпадс

20 ния И 20, инверторы НЕ 21, индикаторные лампы 22.

Устройство работает слсду1а1з1нм образом.

На вход «эталон время;> подаются 11мпульсы через равныс промежутки времени, первый

25 импульс опрокидывает тр :1ггср управления 3, через схему задержки 10 и успл11тсль сброса

11 производит сброс ш1формяц;ш, записанной в триггерную память, я через задержку 9 опрокидывает триггер управления 4 н дает

30 разрешение на прохождение импульсов счета

474759

Ч11 1 11 1 1МГ p O

Зиад ivy

".ап дремля

Подписное

Тираж 902

Изд. № 811

Заказ 2323/4

Типография, пр. Сапунова, 2 через схему совпадения 5 со счетного входа 1.

В этом состоянии схемы в триггерную память счетчика 1 заносится информация первой измеряемой частоты, По истечении необходимого времени на вход «эталон время» подается следующий импульс, который, перебрасывая триггер 3, запрещает прохождение счетных импульсов со счетного входа I, производит сброс информации, записанной ранее в память, образованную реле дешифраторов блока индикации 13, подключает через элементы 20 на ,короткое время усилители блока реле 15 блока индикации 13 к триггерам счетчика для записи информации, которая воспроизводится на цифровом табло, через схему задержки 10 и усилитель сброса 11 производит сброс информации, записанной в триггерную память, а через схему задержк;t 9 опрокидывает триггер

4 и разрешает прохождение импульсов счета со счетного входа II через схему совпадения б, В триггерную память счетного триггера 1 заносится вторая измеряемая частота. С приходом следующего импульса па вход «эталон время» 3 перебрасывается и запрещает про.хождение импульсов со счетного входа II, производит сброс информации, записанной в память, образованную реле дешифратора блока индикации 14, подключает через элементы И на короткое время усилители блока реле 14 к триггерам счетчика для записи информации, через задержку 10 и 11 производит сброс информации, записанной в триггерцую память, сг Esad1

1 i,, y

Е 9 а через задержку 39 опрокидывает триггер 4 и разрешает новый цикл счета измеряемых частот.

Предмет изобретения

Устройство для измерения частот в цифровой форме, содержащее триггерный счетчик, блок индикации и олок управления, состоящ.IH из триггера управления, усилителя сброса счетных триггеров, схемы И, схемы НЕ, о т л ич а ю щ е е с я тем, что, с це чью сокращения количества оборудования, оно снабжено вторым блоком индикации, а блок управления снабжен вторым триггером управления, схемой ИЛИ, второй схемой И, второй схемой НЕ и двумя схемами задержки, причем выходы первого триггера управления подключены к входам перво20 го и второго блоков индикации, а один из выходов первого триггера управления через первую схему задержки, второй триггер управления, один из входов второй схемы И, схему

ИЛИ соединен с входом триггерно"o счетчика

25 и этот же выход первого триггера управления через схему НЕ соединен со вторым входом второй схемы И, при этом второй выход второго триггера управления подключен к одному из входов первой схемы И, а вход первого

30 триггера управления через вторую схему задержки — к входу усилителя сброса счетных триггеров.