Устройство объединения сигналов дельта-модуляции

 

ОП ИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пц 4l6682

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 25.08.72 (21) 1824226/26-9 с присоединением заявки ¹ (32) Приоритет

Опубликовано 05.07.75. Бюллетень ¹ 25

Дата опубликования описания 17.11.75 (51) М. Кл. Н 03k 13/22

G 061 7/50

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 621.376.56 (088.8) (72) Авторы изобретения М. Д. Венедиктов, С. А. Даниэлян, Б. Ш, Златкин и А. А. Мацков (71) Заявитель (54) УСТРОЙСТВО ОБЪЕДИНЕНИЯ СИГНАЛОВ

ДЕЛ ЬТА-МОДУЛЯ ЦИ И

Изобретение относится к технике импульсной связи, может быть использовано, например, в аппаратуре циркулярной служебной связи малоканальных радиорелейных линий.

Обычно сигнал сообщения абонента данной станции объединяется (складывается) с сигналом сообщения с предыдущей ретрансляционной станции по низкой частоте (НЧ).

Восстановленное из импульсного сигнала сообщение складывается с аналоговым сигналом сообщения абонента данной станции и сумма вновь преобразуется в импульсный сигнал, передаваемый на последующую станцию.

Поскольку искажения передаваемых сооощений быстро нарастают при росте числа переприемов по НЧ, абонент данной станции подключается на передачу к каналу связи вручную (с помощью тангенты микротелефонной трубки) только на время непосредственного разговора. При отжатой тангенте импульсный сигнал предыдущей станции, поступая по-прежнему на демодулятор, ретранслируется на последующую непосредственно по видеочастоте.

Упростить аппаратуру и облегчить пользование связью можно в системах с дискретными методами импульсной модуляции, например ИКМ, дельта-модуляция, если на каждой станции объединять не аналоговые сигналы сообщения, а импульсные последовательности передаваемых сообщений.

B случае применения ИКМ кодовые «слова», поступающие от предыдущей станции и от модулятора абонента данной станции, складываются цифровыми сумматорами и ограничителями величины результирующего сигнала, Однако применение устройств сложения ко)о довых слов для объединения последовательностей символов сигналов дельта-модуляции невозможно несмотря на внешнее сходство складываемых сигналов, так как при дельтамодуляции кодируются не отсчеты сигналов, а

15 их приращения.

Известны устройства объединения сигналов дельта-модуляции, содержащие одноразрядный двоичный сумматор со схемой «ИЛИ» на входе и триггер памяти.

"О Цель изобретения — создание такого устройства объединения сигналов дельта-модуляции, которое обеспечило бы малые взаимные искажения передаваемых сообщений при отсутствии накопления искажений в случае

25 ретрансляции по НЧ.

Эта цель достигается за счет использования при создании устройства особых свойств структуры сигнала дельта-модуляции с одинарным интегрированием, в частности, хазо рактерного вида паузной последовательно476682

Предмет изобретения

1 мь4 7

Составите.пь М. Венедиктов

Редактор Б. Федотов Текред Л. Казачкова Корректор Т. Гревцова

Заказ 2694)11 Изд. № 882 Тираж 902 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, iK-35, Раугпская наб, д. 4)5

Типография, пр. Сапунова, 2 сти ...010101..., вероятностной зависимости между символами в соседних тактах и др.

В предлагаемом устройстве символы выходной бинарной последовательности формируются с учетом символов объединяемых последовательностей сигнала дельта-модуляции как в данном, так и в предыдущем такте.

Структурная схема устройства приведена на чертеже.

Два одинаковых входа подключены к одноразрядному двоичному сумматору 1 комбинационного типа со схемой «ИЛИ» 2 на входе. Выход суммы 3 двоичного сумматора подключен к счетному входу триггера памяти 4, между единичным выходом которого и выходом устройства введены последовательно соединенные формирователь импульсов 5, соответствующий переходу триггера памяти из единичного состояния в нулевое, схема запрета 6 и дополнительная схема «ИЛИ» 7.

Выход схемы «ИЛИ» 2 подключен через инвертор 8 к нулевому входу триггера памяти 4 и управляющему входу схемы запрета 6, а выход переноса 9 сумматора — к единичному входу триггера памяти 4 и второму входу. дополнительной схемы «ИЛИ» 7.

Предлагаемое устройство работает следующим образом.

При совпадении нулевых символов в объединяемых последовательностях сигналов дельта-модуляции на выходах суммы 3 и переноса 10 сумматора 1 сигнал отсутствует, Если в предыдущем такте триггер памяти 4 находился в единичном состоянии, то переход его под воздействием сигнала инвертора 8 в нулевое состояние приводит к появлению импульса на выходе формирователя 5. Этот импульс, однако, не проходит через схему запрета 6 опять-таки из-за сигнала инвертора 8. Таким образом, на выходе устройства формируется символ «нуль».

При совпадении в объединяемых последовательностях единичных символов на выходе переноса 10 сумматора появляется сигнал, который через схему «ИЛИ» 8 проходит на выход устройства, формируя таким образом в выходной последовательности символ «единица». Одновременно с этим триггер памяти фиксируется в единичном состоянии.

Если в одной объединяемой последовательности имеется «нуль», а в другой — единица, сигнала на выходе переноса 10 сумматора нет.

Сигнал на выходе схемы «ИЛИ» 2 проходит на выход суммы 3 и вызывает переброс триггера памяти. Если предыдущее состояние триггера было единичным, срабатывает формирователь импульсов 5, выходной сигнал которого через открытую схему запрета 6 и схему «ИЛИ» 7 проходит на выход устройства.

При поступлении на устройство серии несовпадающих символов триггер памяти перебрасывается из одного состояния в другое, в результате чего на выходе устройства формируется паузная последовательность вида...

010101...

25 Устройство объединения сигналов дельтамодуляции, содержащее одноразрядный двоичный сумматор со схемой «ИЛИ» на вход . и триггер памяти, отличающееся тем, что, с целью уменьшения взаимных искажений передаваемых сообщений, выход суммы одноразрядного двоичного сумматора подключен к счетному входу триггера памяти, между единичным выходом которого и выходом устройства введены последовательно соединен85 ные формирователь импульсов, схема запрета и дополнительная схема «ИЛИ», при этом выход схемы «ИЛИ» одноразрядного двоичного сумматора подключен к нулевому входу триггера памяти и управляющему в оду схемы ю запрета через инвертор, а выход переноса двоичного одноразрядного сумматора к едиш1чному входу триггера памяти и второму входу дополнительной схемы «ИЛИ» непосредственно.