Запоминающий элемент

Авторы патента:

H03K3/012 - Импульсная техника (измерение импульсных характеристик G01R; механические счетчики с электрическим входом G06M; устройства для накопления /хранения/ информации вообще G11; устройства хранения и выборки информации в электрических аналоговых запоминающих устройствах G11C 27/02; конструкция переключателей для генерации импульсов путем замыкания и размыкания контактов, например с использованием подвижных магнитов, H01H; статическое преобразование электрической энергии H02M;генерирование колебаний с помощью схем, содержащих активные элементы, работающие в некоммутационном режиме, H03B; импульсная модуляция колебаний синусоидальной формы H03C;H04L ; схемы дискриминаторов с подсчетом импульсов H03D;

ОП ИСАН И Е

ИЗОЬГЕтЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пп 479 225

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (51) М. Кл. Н 03k 3/286

G 11b 9/00 (22) Заявлено 19.03.73 (21) 1895969/26-21 с присоединением заявки М государственный комитет

Совета МинистРо СССР Опубликовано 30.07.75. 1=юллетень № 28 (53) УДК 621.374,33 (088.8) по делам изобретений н открытий

Дата опубликования описания 16.10.75 (72) Автор изобретения

Ю. Б. Иванов (71) Заявитель (54) ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ

Изобретение относится к логическому запоминающему элементу, используемому для оперативного запоминания мгновенных значений двоичного сигнала и предназначенному для применения в цифровых устройствах, в частности, в буферных запоминающих устройствах.

Известен логический запоминающий элемент, содержащий основной RS-триггер, имеющий сигнальный и управляющий входы.

Цель изобретения вЂ” повышение быстродействия устройства.

Указанная цель достигается за счет того, что в состав запоминающего элемента введен дополнительный RS-триггер, R-вход которого подключен к Q-выходу основного RS-триггера, подключенного Я-входом к сигнальному входу запоминающего элемента, при этом

Q-входы обоих RS-триггеров подключены к управляющему входу запоминающего элемента, выходом которого является Q-выход дополнительного RS-триггера.

На чертеже представлена принципиальная схема запоминающего элемента.

Логический запоминающий элемент содержит два триггера вЂ” основной 1 и дополнительный 2, каждый из которых состоит из двух схем И вЂ” НЕ 3 и 4, 5 и 6, причем R-вход

7 основного триггера 1 подключен к сигнальному входу 8 запоминающего элемента, Q-выход 9 триггера 1 вЂ” к R-входу 10 триггера 2, $-вход 11 триггера 1 вместе с 5-входом 12 триггера 2 вЂ” к управляющему входу 13 запоминающего элемента, а Q-выход 14 триггера

5 2 вЂ” к выходу 15 запоминающего элемента.

Работает схема следующим образом.

В исходном состоянии на управляющий вход 13 элемента подан разрешающий («О»)

IO сигнал. При этом на выходах схем И вЂ” HE 4 и 6 возникает «единичный» сигнал, который поступает на входы схем И вЂ” НЕ 3 и 5 соответственно. Если при этом на входе 8 элемента присутствует «единичный» сигнал, то на

15 выходе 9 триггера 1 возникает «нулевой» сигнал, поступающий на вход 10 триггера 2, а на выходе 14 последнего и, следовательно, на выходе 15 элемента возникает «единичный» сигнал. Аналогично, при наличии на входе 8

20 элемента «нулевого» сигнала, на выходе 15 элемента также возникает «нулевой» сигнал.

Таким образом, при наличии на входе 13 элемента «нулевого» (разрешающего) сигнала, на выходе 15 элемента воспроизводится сиг25 нал, поданный на вход 8 элемента.

При подаче на вход 13 элемента «единичного» (запрещающего) сигнала происходит следу ющее.

Если на входе 8 в этот момент присутство30 вал «единичный» сигнал, и, следовательно, на

479225

Предмет изобретения

Составитель В. Назарова

Редактор В. Булдаков Текред А. Камышникова Корректор 3. Тарасова

Заказ 2502/2 Изд. ¹ 1667 Тираж 902 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 выходе 9 триггера 1 вЂ” «нулевой» сигнал, сигнал на выходе схемы И вЂ” НЕ 4 не изменяется.

При этом, однако, вследствие наличия на выходе 14 триггера «единичного» сигнала, сигнал на выходе схемы И вЂ” НЕ б изменится на

«нулевой», который, поступая на вход схемы

И вЂ” НЕ 5, будет удерживать «единичный» сигнал на выходе 15 элемента сколь угодно долго, независимо от последующего изменения сигнала на входе 8 элемента, при наличии «единичного» сигнала на входе 13 элемента.

Если в момент подач на вход 13 элемента

«единичного» (запрещающего) сигнала, на входе 8 элемента присутствует «нулевой» сигнал, а, следовательно, на выходе 9 триггера

1 вЂ” «единичный» сигнал, на выходе схемы

И=НЕ 4 возникает «нулевой» сигнал, который, будучи подан на вход схемы И вЂ” НЕ 3, будет удерживать «единичный» сигнал на выходе 9 триггера 1 сколь угодно долго, независимо от изменения сигнала на входе 8 элемента. При этом, очевидно, на выходе схемы

И вЂ” НЕ б будет удерживаться «единичный» сигнал, а на выходе 15 элемента вЂ” «нулевой» сигнал, Таким образом, в элементе обеспечивается запоминание значения сигнала на входе 8, действовавшего в.момент установки на входе

13 «единичного» (запрещающего) сигнала, на

5 все время существования этого сигнала на входе 13.

Время переключения элемента при смене сигнала на входе 8 и наличии разрешающего сигнала на входе 13 в любом случае не пре10 вышает времени удвоенной задержки в схеме И вЂ” HE.

15 Запоминающий элемент, содержащий основной RS-триггер, имеющий сигнальный и управляющий входы, отличающийся тем, что, с целью повышения быстродействия, в него введен дополнительный RS-триггер, 20 R-вход которого подключен к Q-выходу основного RS-триггера, подключенного R-входом к сигнальному входу запоминающего элемента, при этом Q-входы обоих RS-триггеров подключены к управляющему входу запоминаю25 щего элемента, выходом которого является

Q-выход дополнительного RS-триггера.

Похожие патенты:

Мультивибратор // 479224

Генератор импульсов // 479223

Формирователь импульсов // 479222

Формирователь импульсов // 479221

Диодный дешифратор адресной выборки // 478438

Устройство для обработки информации // 478437

Генератор импульсов // 478425

Несимметричный мостовой с-генератор // 478424

Пороговое устройство // 478423

Многостабильный триггер со счетным входом // 478422

Генератор импульсов // 2102833

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управлениях

Генератор импульсов высокого напряжения прямоугольной формы // 2102834

Изобретение относится к области высоковольтной импульсной техники и может быть использовано в качестве источника импульсного электропитания различных электрофизических установок

Формирователь группы импульсов // 2103807

Изобретение относится к устройствам цифровой автоматики и может найти применение в системах управления, контроля, измерения, вычислительных устройствах, устройствах связи различных отраслей техники

Таймер // 2103808

Изобретение относится к устройствам отсчета времени и может найти применение в системах управления, контроля, измерения, в вычислительных устройств, устройствах связи различных отраслей техники

Генератор электрических импульсов // 2105409

Изобретение относится к области электротехники, в частности к области генерирования электрических импульсов с использованием трансформаторов

Помехостойкое триггерное устройство // 2106056

Изобретение относится к импульскной технике

Триггерное устройство // 2106742

Изобретение относится к области импульсной техники

Генератор коротких импульсов // 2106743

Изобретение относится к импульсной технике и может быть использовано в устройствах, работающих в частотном режиме, а также при разработке источников коротких высоковольтных импульсов

Высоковольтный переключатель // 2107988

Магнитотранзисторный генератор // 2110141

Изобретение относится к электротехнике и электронике и может быть использовано в устройствах питания радиоэлектронной аппаратуры, для питания электроприводов и т.д