Устройство для синхронизации двоичных сигналов в каналах связи с постоянными преобладаниями

 

цдщщ -я т".я-=."-,<в".:.» 1; бЖЬжт=.йм :г Р -. . тО П И С А Н И Е () 482023

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 20. 12.72 (21) 186081 6/26-9 с присоединением заявки №вЂ” (23) Приоритет

Опубликовано 25,08.75,Бюллетень № 31 (51) М. Кл.

Н 041 7/02

Гасударственный намнтет

Саватв Мнннатрав СССР па далви нэааратаннй н атнрытнй (63) УДК 624.304.662

1088. 8 ), Дата опубликования описания 15. 10. 75 (72) Авторы изобретения

Ю: А. Завьялов и В. С. Котов (71) Заявитель (54> УСТРОЙСТВО ДЛЯ СИНХРОНИЗА0ИИ ДВОИЧНЫХ СИГНАЛОВ

В КАНАЛАХ СВЯЗИ С ПОСТОЯ IHbIMH ПРЕОБЛАДАНИЯМИ

Изобретение относится к технике теле-, графнрй связи и может быть использовано в многоканальных автоматизированных системах для приема и обработки телеграфных сообщений, передаваемых по каналам связи со случайно изменяющимися параметрами, в приемно-демодулирующих трактах которых присутствуют значительные посто.янные преобладания случайной величины.

Известно .устройство для синхронизации 10 двоичных сигналов, содержащее демодулятор, один выход которого подключен к входу канала оценки фазы, состоящего из последовательно соединенных фазового дискри.— минатора, реверсивного счетчика и коммутатора, управляемого опорным генератором и подключенного к второму входу фазового дискриминатора.

Однако известное устройство обладает невысокой помехоустойчивостью и большим временем вхождения и синхронизм.

Целью изобретения является повышение, помехоустойчивости и уменьшение времени, вхождения в синхронизм.

Для этого инверсный выход демодули- За тора подключен к входу аналогичного канала для оценки фазы, а выход опорного генератора подключен к тактовым входам сдвигающего регистра и циклического распределителя, к единичным входам которых подключены выходы коммутатора через элемент ИЛИ и к нулевым входам — через элемент И, а выходы разрядов сдвигающе— го регистра и циклического распределителя подключены к входам элемента ИЛИ через блок памяти и непосредственно соответственно.

На чертеже приведена функциональная электрическая схема устройства, Устройство для синхронизации двоичных сигналов в каналах связи с постоянными преобладаниями содержит демодулятор 1, Один из ылхолов которого подключен к Bxf>ду канала 2 для оценки фазы, состоящего из последовательно соединенных фазового дискриминатора 3, реверсивного счетчика 4. и коммутатора 5, управляемого опорным генератором 6 и подключенного к второму входу фазового дискриминатора 3, а инверсный выход демодулятора 1 подключен к

482023 входу аналогичного канала 7 для оценки фазы, состояшего из последовательно соединенных фазового дискриминатора 8, ре » версивного счетчика 9 и коммутатора 10, выход опорного генератора 6 подключен к тактовым входам сдвигающего регистра 11 и циклического распределителя 12, к единичным входам которых подключены выходы коммутаторов 5 и 10 каналов 2 и 7 через элемент ИЛИ 13 и к нулевым входам — через элемент И М, а выходы разрядов регистра 1 1 и циклического распределителя 12 подключены. к входам элемента ИЛИ 15 через блок памяти 16 и непос-, редственно соответственно.

Устройство работает следующим образом.

Опорный генератор 6 формирует тактовую последовательность импульсов с частотой p = 1/Т, где Т = — ", Т вЂ” длио о 4 тельность элементарного сигнала; 1, целое число; Т вЂ” шаг фазовой подстройки. о

Если между импульсами на выходах каналов 2 и 7 нет сдвига более, чем на

Т, т. е. Д„ О, где — смещение о фронтов, то появляется импульс на выходе элемента И 14, происходит сброс в нуль сдвигающего регистра 11 и циклического распределителя 1 2 и выдается импульс на выход устройства.

Если между импульсами на выходах каналов 2 и 7 сдвиг отвечает условию

О < Q% T/2, то в регистре 11 производится измерение Q с шагом Т и его о запоминание в блоке памяти 16. Па каждом цикле циклический распределитель 1 2 формирует временноь; сдвиг на Q /2, который посредством блока памяти 16 и элемента ИЛИ 15 прибавляется к первому из каждой пары импульсов на выходах

4 .каналов 2 и 7, сдвиг между которыми

Д,< Т/2.

Образованные сдвинутые импульсы представляют собой выходной синхросиг5

Таким образом описанное устройство позволяет производйть оценку фазы посылки отдельно по положительным фронтам пер-. вым каналом 2 и по отрицательным фрон-.

10 там — вторым каналом 7 и формировать синхроимпульсы на выходе устройства по среднему положению между синхроимпуль— сами на выходах каналов оценки фазы, 15

Предмет изобретения

Устройство для синхронизации двоичных сигналов в каналах связи с постоянными преобладаниями, содержащее демодулятор, один выход которого подключен к входу канала для оценки фазы состоящего из последовательно соединенных

25 фазового дискриминатора, реверсивного счетчика и коммутатора, управляемого опорным генератором и подключенного к второму входу фазового дискриминатора, о т л ичаюшееся тем,что,сцепьюповы30 t щения помехоустойчивости и уменьшения времени вхождения в синхронизм, .инверсный выход демодулятора подключен к входу аналогичного канала для оценки фазы, а выход опорного генератора подключен к тактовым входам сдвигаюшего регистра и циклического распределителя, к единичным входам которых подключены выходы коммутатора через элемент ИЛИ и к нулевым входам— через элемент И, а выходы разрядов сдви40 гающего регистра и циклического распределителя подключены к входам элемента ИЛИ через блок памяти и непосредственно соответственно.

482023

Составител ь Е. Погиблов

Ре акто едактоР А.Зиньковский 1е"Ред Я )(зиеева

Рре"тор JI.1 отова

Изд. М 9 Â

Заказ

Тираж 740

Подписное

Ц11ИИ1!И Государственного комитета Сс вета Министров СССР ио делам изобретений и открытий

Москва, 113035, Раушская наб., 4

Предприятие «Патент», Москва, Г-59, Бережковская наб., 24