Постоянное запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1111 483713

Йк1в Советскии

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 05.02.73 (21) 1880051/18-24 (51) М. Кл. С 11с 17/00 с присоединением заявки №

Государственный комитет

Совета Минис1роо СССР по дена:и изобретений н открытий (23) 11рпорисе1

Опубликовано 05.09.75. Бюллетень № 33

Дата опубликования описания 11.12.75 (53) УДК 681.327.66 (088.8) (72) Авторы изобретения

Н. В. Малютин, В. Н. Марченко и Л. Н. Неп (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1?зобрсте1:11е отпоситс11 к вычислительной технике, в частности к быстродсйствующим

ПЗУ с большим объемом хранимой информации.

Известно устройство для постоянного храпения ранее записанной информации, которое состоит из диодного матричного накопителя и элементов управления, выход одних элементов управления подключены к адресным шинам диодного матричного накопителя, а вход других — к числовым пгппам,:311мкнутым на нагрузочные сопротивленти.

Такое устройство имеет малую емкость из-за того, что силовые шины замкнуты на нагрузочные сопротивления и при увеличении числа числовых шин матричного накопителя увеличивается нагрузка элемента упра13ле111111, выход которого подключен к адресным шинам.

11,ел1,к> изобретения является увеличение информационной емкости устройства.

Bra цель достигается тем, что в ПЗУ введены инверторы, включенные между пагрузоч11ымп резистора III II 13торым входом элсМснт11 CAIIIIH, 3,1 .IIÈII.

?-1а черте кс дана схема ПЗУ.

Оно состоиз нз матричного накопителя 1, элементов управления 21 — 2„, выходы которых подключены к адресным шинам 3, выбирающих одну из шин по входу Х, инверторов

«??Е» 4, подключенных выходом к числовым шинам накопителя через нагрузочные сопротивления 5, и схем совпадения «И» 6. Один выход схем «И» 6 подключен к числовым шинам 7, другой — ко входу инверторов и является входом Y.

В статическом состоянии адресные шины дподного матричного накопителя и входы инвсрторо» находятся под нулевым потенциа-!

О лом, а числовые шины — под высоким потенциалом, соответствующим «1».

ПЗУ работает следующим образом.

При считывании на выбранную адресную шину с выхода элемента управления 2 пода15 ется положительный импульс. Одновременно ца вход инвертора 4 и схемы «И» 6 выбираемой числовой шины подается положительный импульс. В результате на выходе инвер1ора, а также на числовой шине устанавли20 вается напряжение, соответствующее «О».

Гслн диод в выбранной ячейке есть, то по цепи -- адресная шина 3, диод, нагрузочное со11ротнвление 5, выход инвертора — протекает ток и на пагрузочном сопротивлении вы25 бранной числовой шины появляется напряжение. соответствующее «1», т. е. на обоих входам схемы «И» оказываются напряжения, соответствующие «1» и выход схемы «И» изменяет свое состояние. Если диода в выбранЗО loll ячейке нет, то ток — цепи — нагрузоч483713

Предмет изобретения!!

yl!

Составитель В. Боголюбов

Те:ред T. Миронова

1(орректор Н. Лебедева

Редактор Л. Утехина

Заказ 3006/17 Изд. № 987 Тира>к 648 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-З5, Раушская иаб., д. 415

Типография, пр, Сапунова, 2 ное сопротивление, выход инвертора — будет пренебрежимо мал и числовая шина сохраняет свой низкий потенциал, а выход схемы «И» не изменяет своего состояния. В момент считывания невыбранные числовые шины сохраняют высокий потенциал, поэтому токи по цепи — адресная шина, диоды, нагрузочные сопротивления, выходы инвертора — не протекают. Следовательно, при увеличении числа числовых шин диодного матричного накопителя нагрузка элемента управления, подключенного выходом к адресной шине, увеличивается значительно меньше, чем в схеме управления без дополнительных инверторов, коммутирующих нагрузочные сопротивления. Это позволяет прн4 менять данную схему при построении ЗУ с большим объемом постоянно хранимой информации.

Постоянное запоминающее устройство, содержащее диодный матричный накопитель с разрядными и числовыми шинами, подключенными к первым входам элементов совпадения и к нагрузочным резисторам, о т л ич а ю щ е е с я тем, что, с целью повышения информационной емкости устройства, оно содержит инвертор, включенный между нагрузочпым резистором и вторым входом элемента совпадения.