Устройство фазирования регенераторов цифрового сигнала для радиоканалов

 

О П И С А Н И Е ц 48ым

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено08.01.74 (21) 1987565/26-9 с присоединением заявки №» (23) Приоритет— (43) Опубликовано25.10.7б Бюллетень № 39 (51} М. Кл. Н 04t 1/04

Н 044 7/00

Государственный комитет

Совета Министров СССР по делам иэооретений и открытий (53) УДК 621.394.662, .2 (088.8 ) (45) Дата опубликования описанияб9,02.76

А. Д. Тараненко, A. К. Пономарев и Г. А. Полиевский (72) Авторы изобретения (?1) Заявитель (54) УСТРОЙСТВО ФАЗИРОВАНИЯ РЕГЕНЕРАТОРОВ

БИФРОВОГО СИГНАЛА ДЛЯ РАДИОКАНАЛОВ

Изобретение относится к электросвязи и может использоваться в различных систе-,,мах передачи и приема дискретной информации.

Известно устройство фаэирования регенераторов цифровых систем связи, содержащее последовательно соединенные входной узел и фазовый дискриминатор, к тактовому входу которого через управляемый делитель подключен опорный генератор.

Бель изобретения — повышение цикловой устойчивости при. мультикативных "качаниях" времени распространения сигнала в радиоканале.

Для этого выход входного узла через 15 последовательно соединенные интегратор, преобразователь аналог-код и схему ИЛИ" подключен к управляющим входам делителей, через последовательно соединенные временной селектор, подключенный к выходу уп- 20 равляемого делителя, и реверсивный счетчик, второй вход которого непосредственно соединен с выходом входного узла, подключен к второму входу схемы "ИЛИ" и через анализатор среднего значения коэффициен- 25 та автокорреляции временных искажений— к входу формирования "окна" временного селектора, при этом выходы фазового дискриминатора через делители подключены к входам исключения-добавления управляемого делителя.

На чертеже дана блок-схема предложенного устройства.

Устройство содержит последовательно соединенные входной узел 1 и фазовый дискриминатор 2, к тактовому входу которого подключен опорный генератор 3 через управляемый делитель 4; выход входного узла 1 через последовательно соединенные интегратор 5, преобразователь аналог-код

6 и схему "ИЛИ" 7 подключен к управляющим входам делителей 8 и 9, а через последовательно соединенные временной селектор 10, подключенный к выходу управляемого делителя 4, и реверсивный счетчик 11, второй вход которого непосредственно соединен с выходом входного узла 1

1, подключен к второму входу схемы ИЛИ ;

7 и через анализатор.12 среднего значения, коэффициента автокорреляции временных

489238

15 сигнала, поступающего на их управляющие входы с выхода схемы "ИЛИ" 7. При отсутствии сигнала с выхода схемы "ИЛИ 7 (при вхождении в синхронизм) коэффициент 25 деления делителей 8 и 9, устанавливается минимальным, облегчая процесс вхождения в синхронизм. Если входной сигнал имеет высокую плотность манипуляции или "дробления" цифрового сигнала, то на выходе 30 входного узла 1 имеется большое количест во фронтов сигнала, которые интегрируются интегратором 5, причем при увеличении количества фронтов напряжения на выходе интегратора 5 увеличивается. Это напря- З5 жение с выхода интегратора 5 поступает на вход преобразователя "аналог-код" 6, где преобразуется в кодовый сигнал, воздействующий через схему «ИЛИ" 7 на управляющие входы делителей 8 и 9 так, 40 что при увеличении напряжения увеличивается и коэффициент деления делителей 8 и 9 и следовательно увеличивается инерционноси, устройства фазирования.

Кроме того, фронты входного сигнала непрерывно поступают на один вход реверсивного счетчика 1 1 непосредственно, а на другой — через временной селектор 10.

Зона временной селекции ("окно" селектора) формируется из опорного (выходного) сигнала, поступающего на тактовый вход с выхода управляемого делителя 4, причем величина этой эоны устанавливается автома ически зависимой от величины качанi". -., времени распространения сигнала в канале, оцениваемых анализатором

12 среднего значения коэффициента автокорреляции временных искажений. При

1 60 больших "качаниях» времени распространеискажений — к входу формирования "окна" временного селектора 10, при этом выходы фазового дискриминатора 2 через делители

8 и 9 подключены к входам "исключения-добавления" управляемого делителя 4. 5

Устройство работает следующим образом., Искаженный цифровой сигнал со входа устройства поступает во входной узел 1, где выделяются фронты цифрового сигнала, которые с выхода этого узла поступают 10 на вход фазового дискриминатора 2, в котором сравниваются с фазой опорного напряжения. С выходов "опережения-отставания" фазы фазового дискриминатора 2 импульсы поступают через делитель 8 и 9 на входы добавления-исключения управляемого делителя 4, включенного между выходом опорного генератора 3 и выходом всего устройства в целом.

Коэффициент деления делителей 8 и 9 20 изменяется в зависимости от кодового ния анализатор 12 вырабатывает напряжение, пропорциональное коэффициенту автокорреляции временных искажений входного сигнала, которое, воздействуя через вход формирования "окна временного селектора 10, увеличивает зону селекции. При некоррелированных временных искажениях напряжение на выходе анализатора 12 близко к нулю и "окно" временного селектора 10 минимально.

При достижении синфазности часть фронтов входного сигнала, поступающая через селектор 10 на один вход реверсивного счетчика ll, приблизительно равна количеству фронтов, поступающих на другой вход счетчика, в результате чего на выходе счетчика ll образуется код, который через! схему "ИЛИ" 7 воздействует на управляю- 1 шие входы делителей 8 и 9, увеличивая коэффициент деления этих делителей и инерционность фазируюшего устройства. Если количество фронтов сигнала, поступающих через селектор 10, значительно меньше количества фронтов, поступающих на другой вход счетчика 11 (несинфазное состояние), то на выходе счетчика 11 появляется другой код, который, воздействуя через схему

"ИЛИ" 7 на управляющие входы делителей

8 и 9, уменьшает их коэффициент деления, ускоряя процесс вхождения в синхрониэм.

Таким образом, в предлагаемом устройстве фазирования непрерывно работают независимые цепи слежения за плотностью манипуляции входного сигнала и за синфазностью входного и опорного сигналов, причем как увеличение плотности манипуляции, так и достижение синфазности увеличивают инерционность устройства фазирования, чем достигается повышение цикловой устойчивости в условиях интенсивных "качаний времени распространения сигнала в радиоканале и связанных с ними смешениями групп кодовых импульсов.

Предмет изобретения

Устройство фазирования регенераторов цифрового сигнала для радиоканалов, содержащее последовательно соединенные входной узел и фазовый дискриминатор, к тактовому входу которого через управляемый делитель подключен опорный генератор, отличающееся тем,что,с целью повышения цикловой устойчивости

"при мультипликативных "качаниях времени распространения сигнала в радиоканале, выход входного узла через последовательно соединенные интегратор, преобразователь аналог-код и схему "ИЛИ" подклкчен

489238 дх

Составитель Е. Погиблов

Техред д.Карандаапова Корректор Л.Котова

РедактоР т 1Иагова

Изд. М 1 9

Заказ . Я /

Тираж 740

Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 113035, Раушская иаб., 4

Предприятие сПатента, Москва, Г-59, Бережковская. наб., 24

5 к управляющим входам делителей, через . последовательно соединенные временной селектор, подключенный к выходу управляемого делителя, и реверсивный счетчик, второй вход которого непосредственно соединен с выходом входного узла, подключен ко второму входу схемы "ИЛИ и через

6 анализатор среднего значения коэффициента автокорреляпии временных искажений ко входу формирования окна временного селектора, при этом выходы фазового дискриминатора через делители подключены,ко входам "исключения-добавления управляемого делителя.