Цифровое устройство для измерения фазы сигнала
описдн!ие
ИЗОЬРЕтЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (1!) 490039
Союз Советских
Социалистических
Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 14.12.73 (21) 197674!5 26-21 с присоединением заявк!! Л (23) Приоритет
Опубликовано 30.10.75. Бюллетень М 40
Дата опубликования описания 06.02.76 (51) !1 1;. С 0! г 25 00
Государственный комитет
Совета Министров СССР ао делам изобретений и открытий (53) УДК 621.317.772 (088.8) (72) Авторы изобретения
М. И. Ма.!ыкин, М. М. Барашков и В. И. Мамаев (71) Заявитель (54) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ФАЗЫ
СИГНАЛА
Изобретение относится к радиоизмерительной технике, а именно, к технике измерения фазы сигнала на фоне шумов.
Известно устройство для оптимального измерения фазы сигнала, содержащее полосовой фильтр, аналоговый преобразователь, элементы задержки, накапливающие сумматоры, тригонометрические преобразователи функций синуса, косинуса и арктангснса, генераторы аргументов и амплитуд.
Недостатком известного устройства является то, что для измерения фазы сигнала требуется значение частоты ожидаемого сигнала.
Из-за неточного знания частоты ожидаемого сигнала появляется дополнительная составляощая погрешности измерения фазы. Однако в целом ряде практических случаев частота принятого сигнала оказывается отличной от излученной за счет многих факторов (эффект
Допплера, флюктуацип опорныx генер7торов и т. д.).
Целью изобретения яв.1яется повышение точности измерения.
Указанная цель достигается за счет того, что устройство снабжено четырьмя электронными ключами, двумя дополнительными элементами задержки, двумя дополнительными накапливающими сумматорами, двумя регистрами, двумя блоками вычитания, дополни ельным блоком умножения и блоком управлснпя, прп этом оба выхода блока умпожепп! измерителя фазы с цифровой фильтрацией соединены соотвстсTBcFIHo через последовательно соединенные первьш элект;?онньш ключ и дополнительный накапливающий сумматор с одним пз входов блока вычисления отношения измерителя фазы с цифровой фильтрацией и через второй электронный клоч п второй ак7ïëèâ7þùlø сумматор с вторым его вхо;1Ол! и 117 р 7 7ле1ьпо к тем же входам Олока вычис.1епия отношения по 1ключены выходы двух накаплпваюп1пх сумматоров измерителя фазы с цифровой фильтрацией соответственно через дополнительные элементы задержки, вь|ход тригонометрического преобразователя функции арктангс!пса соединен с двумя входами первого блока вычитания через последовательно соед!шенныс третий электронный клк?ч п псрвьш регистр и соотвстствешю чс2П рез четвертый электронный ключ и второй регистр, вторыс входы всех четырех электронных клапанов сосдш!ены с четырьмя выхода.»и блока управленпч, а пятый его выход сосдппсп с одним входом допо1нптелыюго блока
2 у1! Оженпя. второй вход которого присос7IIHcll к выходу первого блока вычпташ!я, выход дог!О, ll пте,7ьнОГО Олока умножения подклlочен к одному из входов второго блока вычитания, а вто1 о!! его выход соединен с одним пз входов
30 первого блока умпожe;IIIII.
490039
Состави тела Н. Коаии
Корре;тор О. Тюрина
Текред М, Семеиов
1 с..„-,,—.î" Г. Булдаков
Закс: ",: . Иад.,, а 19З9 Тираж 992 Подкисис.!!I Il i!11:17 Гссударствениого комитета Совета Мииистров СССР по де 7? м изоОветени11 и Открытий
11ЗСЗЗ, Мо ква, К-З5, Рау1вскаи наб., д. 4; 3
Типографии, ир. Саи1иова, пенные первый электронный ключ и дополнительный накапливаюш ".. 1 сумм атор с одним из входов блока вычисления отношения измерителя фазы с цифровой фильтрацией и через второй электронный ключ и второй накапливающий сумматор с вторым его входом и параллельно к тем же входам блока вычисления отношения подключены вь1ходы двух накапливающих сумматоров измерителя фазы с цифровой фильтрацией соответственно через дополнительные элементы задержки, выход тригонометрического преобразователя функции арктангенса соединен с двумя входами первого блока вычитания через последовательно соединенные третий электронный ключ и первый регистр и соответственно через четвертый электронный ключ и второй регистр, вторые входы всех четырех электронных кла5 панов соединены с четырьмя выходами блока управления, а пятый его выход соединен с од1п1м входом дополнительного блока умножения, второй вход которого присоединен к выходу первого блока вычитания, выход допол10 нительного блока умножения подключен к одному из входов второго блока вычитания, а второй его вход соединен с одним из входов первого блока умножения.
